

RETIFICADOR \dot{C} UK BRIDGELESS MONOFÁSICO OPERANDO NO MODO DE CONDUÇÃO DESCONTÍNUO

Anderson J. Balbino¹, Leandro B. K. Fisch¹, Telles B. Lazzarin¹

¹Departamento de Engenharia Elétrica e Eletrônica, Universidade Federal de Santa Catarina (UFSC), Florianópolis - SC
Instituto de Eletrônica de Potência (INEP), Florianópolis - SC, Brasil
e-mail: andersonjbalbino@hotmail.com, leandrofisch1@gmail.com, telles@inep.ufsc.br

Resumo – Este artigo contribui com a análise estática, dinâmica e a verificação experimental de um retificador \dot{C} uk bridgeless monofásico operando no modo de condução descontínuo (DCM). A ausência de uma ponte retificadora de entrada e a presença de apenas dois semicondutores de potência no caminho da corrente reduz as perdas em comparação com o retificador \dot{C} uk convencional. Os dois interruptores são controlados simultaneamente através de um único pulso de comando, o que reduz a complexidade do circuito de acionamento. O alto fator de potência é naturalmente obtido por meio do DCM, sem a necessidade do controle da corrente de entrada. De modo a validar a análise teórica desenvolvida, foi construído um protótipo de laboratório de 300 W, com tensão eficaz de entrada de 220 V e tensão de saída de 96 V. São demonstrados resultados experimentais com malha de controle da tensão de saída do conversor, o qual, em potência nominal, apresentou um rendimento de 93,3% e uma corrente de entrada com THD menor que 3%.

Palavras-chave – Correção do Fator de Potência, Modo de Condução Descontínuo, Retificador \dot{C} uk Bridgeless.

SINGLE-PHASE \dot{C} UK BRIDGELESS RECTIFIER OPERATING IN DCM

Abstract – This paper presents the static/dynamic analysis and experimental implementation of a single-phase \dot{C} uk rectifier operating in discontinuous conduction mode (DCM). The lack of an input diode bridge and the presence of only two semiconductor switches in the current flowing path reduces the losses compared to the conventional \dot{C} uk rectifier. Switches are commanded by a single pulse, which reduces the complexity of driver circuit. High power factor is naturally obtained through the DCM, without the need of a current control. In order to validate the theoretical analysis, a prototype of 300 W was built, with input voltage of 220 V_{rms} and 96 V of output voltage. Experimental results for the output voltage closed-loop control are presented. The converter achieved 93,3% of efficiency and input current THD less than 3% in rated power.

Keywords – \dot{C} uk Bridgeless Rectifier, Discontinuous Conduction Mode, Power Factor Correction.

Artigo submetido em 25/03/2019. Primeira revisão em 05/05/2019. Aceito para publicação em 27/05/2019 por recomendação do Editor Marcello Mezaroba. <http://dx.doi.org/10.18618/REP.2019.2.0027>

I. INTRODUÇÃO

O fornecimento atual de energia elétrica é, na maioria dos casos, realizado em corrente alternada (CA). Entretanto, há um crescente número de cargas que necessitam de um ou mais barramentos de tensão contínua ou, até mesmo, tensões alternadas em níveis de tensão e/ou frequência distintos dos da rede elétrica convencional [1]. No caso de cargas alimentadas exclusivamente em corrente contínua (CC), faz-se necessário o emprego de retificadores - monofásicos ou trifásicos, dependendo da aplicação e nível de potência - como bloco de interface eletrônica entre a rede elétrica e carga.

Tipicamente, os retificadores a diodos com filtro capacitivo são utilizados para realizar a conversão CA-CC [2]. Entretanto, tais circuitos inserem uma característica não linear no circuito, sendo responsáveis por introduzir um elevado conteúdo harmônico de corrente na rede elétrica, o que acarreta na circulação de potência reativa nos geradores, transformadores e cabos de alimentação [3].

Com o objetivo de mitigar tais problemas, atender as normatizações vigentes e aumentar a eficiência dos retificadores, técnicas para correção do fator de potência (PFC - *Power Factor Correction*) são empregadas, principalmente, em: fontes chaveadas, carregadores de baterias e controle de velocidade de motores [4]–[8]. Dentre as técnicas de controle para PFC mais comuns, as ativas se destacam quando comparadas às técnicas passivas devido à eficiência elevada, volume e peso reduzidos pela operação em alta frequência, controle da tensão de saída e correntes de entrada com reduzido conteúdo harmônico [9]–[11].

Nesse contexto, o conversor Boost em cascata com uma ponte retificadora tem destaque pela característica de fonte de corrente na entrada e simplicidade, tornando-se o conversor mais aplicado para PFC [12], [13]. Por outro lado, opera somente como elevador de tensão [14]. Dessa maneira, os conversores Buck-Boost [15], \dot{C} uk [16], Sepic [17] e Zeta [18] surgem como soluções atrativas, haja vista a possibilidade de operar como elevador, igualmente aos retificadores Boost, e abaixador, como os retificadores Buck.

No caso do conversor \dot{C} uk, a estrutura apresenta características interessantes na aplicação em PFC, tais como: facilidade de implementação de um transformador isolador, limitação da corrente de *inrush*, baixa ondulação da corrente de entrada e reduzida interferência eletromagnética associada à operação no modo de condução descontínuo (DCM) [19]. Outra vantagem diz respeito à ausência do filtro de entrada, haja vista que sua estrutura possui como característica de entrada uma fonte de corrente constante [20]. A Figura 1.a ilustra a estrutura do retificador PFC \dot{C} uk convencional.

II. RETIFICADOR PFC CUK *BRIDGELESS*




Figura 1. a) Retificador Ćuk PFC convencional. b) Retificador Ćuk PFC *bridgeless* abordado neste trabalho.

Referindo-se a Figura 1.a, observa-se que o caminho da corrente é formado por meio de dois diodos da ponte retificadora e pelo interruptor S durante o período de condução do interruptor. Dessa forma, ao longo de um período de comutação, três semicondutores de potência conduzem a corrente elétrica. Para [21], essa estrutura é apenas aplicada para baixas potências, haja vista que as elevadas perdas de condução ocasionadas pela queda de tensão direta nos diodos da ponte retificadora degradam a eficiência do conversor.

Com o objetivo de maximizar a eficiência do sistema, aplicam-se os retificadores PFC *bridgeless*, os quais possuem um número menor de semicondutores de potência no caminho da corrente em comparação com os retificadores PFC convencionais. Desse modo, as perdas por condução são reduzidas significativamente, acarretando assim em maiores eficiências de conversão [22]. Em contrapartida, o número total de componentes do conversor é maior em relação as topologias convencionais.

Dessa maneira, unindo as características do conversor CC-CC Ćuk operando como retificador, bem como as vantagens das topologias *bridgeless*, o conversor foi apresentado em [22], mas não foi analisado nesta e em nenhuma referência na literatura até o momento. Assim, este artigo possui como contribuição à literatura a análise global detalhada, equacionamento das correntes e tensões do circuito, dimensionamento dos elementos armazenadores de energia e implementação experimental do retificador Ćuk *bridgeless* monofásico operando em DCM.

O artigo está organizado da seguinte maneira: são apresentadas na Seção II as características e etapas de operação; a Seção III contempla a análise global; o controle e modelo dinâmico são desenvolvidos na Seção IV; a Seção V ilustra os resultados experimentais. Por fim, a Seção VI evidencia as conclusões finais do artigo.

O retificador Ćuk *bridgeless* da Figura 1.b é formado conectando-se dois conversores, um para cada semiciclo da tensão de entrada. Nota-se que a tensão v_{ac} de entrada é sempre conectada ao referencial de saída através dos diodos retificadores D_p e D_n . Assim sendo, essa topologia não possui problemas de emissão de correntes EMI de modo comum.

A estrutura do retificador em análise utiliza dois interruptores (S_1 e S_2), dois diodos retificadores (D_p e D_n) e um diodo rápido (D_o). Destaca-se que os interruptores S_1 e S_2 podem ser acionados pelo mesmo sinal de controle, proporcionando, assim, a redução de custo e a complexidade do *gate driver*. Entretanto, a topologia utiliza um indutor adicional em comparação à convencional da Figura 1.a, o que representa uma desvantagem em termos de custo e volume.

Com a operação do retificador da Figura 1.b em DCM, algumas vantagens são obtidas, tais como: o conversor drena correntes naturalmente em fase com suas respectivas tensões (comporta-se como uma carga resistiva), fator de potência próximo à unidade de modo natural, os interruptores entram em condução com corrente nula, o diodo D_o entra em estado de bloqueio com corrente nula. Desse modo, as perdas na entrada em condução e a recuperação reversa do diodo de saída são reduzidas consideravelmente [22].

De modo similar ao conversor CC-CC Ćuk convencional, o modo de condução descontínua para o retificador da Figura 1.b ocorre quando a corrente do diodo D_o iguala-se a zero anteriormente ao final do período de bloqueio do interruptor [20]. Dessa maneira, a operação do circuito durante um período de comutação T_s pode ser dividida em três estados topológicos, conforme ilustrado na Figura 2 e descritos na sequência.

A. Primeira Etapa de Operação

Durante o semiciclo positivo da tensão de entrada, os elementos $L_1 - S_1 - C_1 - L_3 - D_o - C_o - L_2 - C_2$ formam os caminhos de corrente do circuito, sendo que o referencial da saída é conectado a fonte de tensão v_{ac} por meio do diodo D_p . Por outro lado, para o semiciclo negativo, os caminhos de corrente são concebidos através do diodo D_n e dos componentes $L_2 - S_2 - C_2 - L_3 - D_o - C_o - L_1 - C_1$. Dessa maneira, devido à simetria do circuito, pode-se analisar o funcionamento do conversor durante o semiciclo positivo da tensão de entrada.

Quando o interruptor S_1 é comandado a conduzir, o diodo D_p é diretamente polarizado pela soma das correntes dos indutores i_{L1} e i_{L2} . Consequentemente, o diodo D_n é reversamente polarizado pela tensão reversa v_{C1} . Nesse estado, as três correntes nos indutores crescem linearmente com uma taxa proporcional à tensão v_{ac} , a qual é dada por:

$$\frac{di_{Ln}}{dt} = \frac{v_{ac}}{L_n}, \quad n = 1, 2, 3. \quad (1)$$

A corrente no interruptor S_1 é determinada pela soma das correntes nos três indutores. Assim sendo, a corrente de pico no interruptor $I_{S1,pk}$ pode ser escrita conforme:

$$I_{S1,pk} = \frac{V_p}{L_e} D_1 T_s. \quad (2)$$




Figura 2. Estados topológicos do retificador Ćuk Bridgeless durante um período T_s para o semiciclo positivo. a) Interruptor S_1 conduzindo. b) Interruptor S_1 bloqueado. c) Modo de condução descontínua.

Sendo:

$$\frac{1}{L_e} = \frac{1}{L_1} + \frac{1}{L_2} + \frac{1}{L_3}. \quad (3)$$

Em D_1 a razão cíclica do interruptor S_1 , definida como a razão entre o tempo de condução do interruptor (t_1) e T_s .

Adicionalmente, a partir da análise da Figura 2, pode-se escrever a tensão no capacitor C_1 como:

$$v_{C1}(t) = v_{C2}(t) + v_{ac}(t) = \begin{cases} v_{ac}(t) + V_o & 0 \leq t \leq \frac{T}{2} \\ V_o & \frac{T}{2} \leq t \leq T \end{cases}. \quad (4)$$

Onde T representa o período da tensão da rede elétrica. Esse estado topológico finaliza quando S_1 é comandado a bloquear, iniciando assim um novo intervalo.

B. Segunda Etapa de Operação

No instante de tempo t_1 , o interruptor S_1 é comandado ao bloqueio e, simultaneamente, o diodo D_o entra em condução, estabelecendo assim um caminho para a corrente dos três indutores. O diodo D_p conduz as correntes i_{L1} e i_{L2} . Nessa etapa, as três correntes nos indutores decrescem linearmente com uma taxa proporcional à tensão de saída V_o segundo:

$$\frac{di_{Ln}}{dt} = \frac{-V_o}{L_n}, \quad n = 1, 2, 3. \quad (5)$$

Esse estado topológico encerra-se quando a corrente do diodo de saída i_{D_o} é igual a zero, sendo que D_o fica reversamente polarizado. A duração do segundo estado topológico é denominada de t_2 , sendo a razão cíclica D_2 (razão de t_2 por T_s) calculada por:

$$D_2 = \alpha D_1 \text{sen}(\omega t). \quad (6)$$

Sendo $\alpha = V_p/V_o$ a razão entre a tensão de pico de entrada (V_p) e tensão de saída (V_o), e ω a frequência angular.

C. Terceira etapa de operação

Nesse intervalo de operação, o interruptor S_1 e o diodo D_o estão bloqueados. O diodo D_p concebe um caminho de corrente para i_{L3} . Os três indutores operam como fontes de corrente constantes nessa etapa, sendo que a tensão nos seus terminais é igual a zero. O capacitor C_1 é carregado por i_{L1} , enquanto que C_2 é descarregado por i_{L2} . A duração do terceiro estado topológico é definida por t_3 , sendo que a razão cíclica D_3 (razão entre t_3 e T_s) é calculada conforme:

$$D_3 = 1 - D_1 - D_2 = \frac{V_o(1 - D_1) - V_p \text{sen}(\omega t) D_1}{V_o}. \quad (7)$$

A Figura 3 apresenta as principais formas de onda teóricas durante um período de comutação T_s .

A Figura 4 retrata as formas de onda da tensão e corrente de entrada, tensão nos capacitores de acoplamento e corrente nos indutores para um período de rede elétrica.

Ressalta-se que, caso os dois interruptores S_1 e S_2 sejam implementados como MOSFETs, o diodo intrínseco de S_2 irá conduzir durante o semiciclo positivo da rede elétrica, ocasionando um funcionamento inadequado da estrutura. Ou seja, tensões reversas são aplicadas aos interruptores, sendo que os mesmos devem apresentar capacidade de bloqueio reversa. Desse modo, interruptores unidirecionais em corrente devem ser implementados.

III. ANÁLISE ESTÁTICA DO RETIFICADOR PFC ĆUK BRIDGELESS

Esta seção tem como objetivo determinar o ganho estático, corrente de entrada, regiões de operação e esforços nos semicondutores de potência do retificador Ćuk *bridgeless*.

A. Ganho Estático

O ganho estático ($G = V_o/V_p$) em termos dos parâmetros do circuito pode ser determinado por meio da corrente média no diodo D_o (I_{D_o}) durante um semiciclo da rede elétrica:

$$I_{D_o} = \frac{1}{T} \int_0^T \langle i_{D_o} \rangle dt. \quad (8)$$

Analisando-se a Figura 3, a corrente média no diodo D_o em um período de comutação é dada por:

$$\langle i_{D_o} \rangle = \frac{V_p^2 \text{sen}^2(\omega t) D_1^2 T_s}{2L_e V_o}. \quad (9)$$

Substituindo-se (9) em (8), advém-se:




Figura 3. Formas de onda teóricas para operação no modo de condução descontínuo durante um período de comutação T_s .

$$I_{Do} = \frac{V_p^2 D_1^2 T_s}{4L_e V_o}. \quad (10)$$

Haja vista que a corrente média no diodo D_o é igual a corrente média na carga para um ciclo da rede elétrica, pode-se escrever o ganho estático do circuito como:

$$G = \frac{V_o}{V_p} = \sqrt{\frac{D_1^2 R_o}{4L_e f_s}}. \quad (11)$$

Como característica do DCM, o ganho do conversor depende da carga, conforme pode ser averiguado em (11).

B. Corrente de Entrada

Assumindo que o conversor opera sem perdas, a corrente média de entrada para um período de comutação pode ser obtida a partir do balanço de potência instantâneo entre a porta de entrada e saída do retificador, conforme:

$$v_{ac} \langle i_{ac} \rangle = V_o \langle i_{Do} \rangle. \quad (12)$$

Onde $\langle i_{ac} \rangle$ representa a corrente de linha de entrada durante um período de comutação. Levando-se (9) em (12), obtém-se:




Figura 4. Formas de onda teóricas para operação no modo de condução descontínuo durante um período da rede elétrica.

$$\langle i_{ac} \rangle = \frac{V_p \text{sen}(\omega t) D_1^2 T_s}{2L_e}. \quad (13)$$

Verifica-se a partir de (13) que a entrada do retificador *Ćuk bridgeless* obedece à lei de Ohm, uma vez que a corrente de entrada é senoidal e em fase com a tensão de entrada.

C. Limites de Condução Entre CCM e DCM

Inicialmente, pode-se determinar a corrente de saída parametrizada conforme:

$$\overline{I_{Do}} = \frac{4P_o L_e f_s}{V_p V_o}. \quad (14)$$

Então, o ganho do conversor, determinado em (11), pode ser reescrito como:

$$G = \frac{D^2}{I_{Do}}. \quad (15)$$

Para ilustrar graficamente a característica de saída do retificador *Ćuk bridgeless*, deve-se definir o limite crítico para a condução descontínua. A condição crítica ocorre quando o ganho do conversor, operando no modo de condução descontínuo, torna-se igual ao ganho no modo de condução contínuo. Portanto, o ganho crítico estabelecido como:

$$G_{\text{critico}} = \frac{D}{1-D}. \quad (16)$$

Dessa forma, a partir de (16), a razão cíclica crítica é:

$$D_{\text{critico}} = \frac{G}{1-G}. \quad (17)$$

Sendo que o valor da razão cíclica (D_1), definida pelo




Figura 5. Característica de saída do retificador Ćuk bridgeless.

projetista, deve ser menor que $D_{critico}$ para operação em DCM.

Ao aplicar (17) em (15), tem-se:

$$\overline{I_{D_o}} = \frac{G}{(1+G)^2}. \quad (18)$$

Com o propósito de representar graficamente a característica da corrente de saída parametrizada, a Figura 5 ilustra o limite entre o modo de condução contínuo e descontínuo.

No ábaco da Figura 5 também está apresentada a expressão (18) para diferentes valores de razão cíclica. A partir desse ábaco, o ponto de operação do conversor pode ser definido baseado no ganho estático de projeto. Uma vez determinado, a corrente de saída parametrizada pode ser obtida.

D. Correntes Máximas e Mínimas nos Indutores

Analisando-se as formas de onda das correntes da Figura 3, constata-se que há seis incógnitas a serem determinadas ($I_{L1,min}$, $I_{L1,max}$, $I_{L2,min}$, $I_{L2,max}$, $I_{L3,min}$, $I_{L3,max}$), as quais são obtidas por meio da solução do sistema de equações constituído por (19)-(24).

$$I_{L1,max} = I_{L1,min} + \frac{V_p \text{sen}(\omega t) D_1 T_s}{L_1}. \quad (19)$$

$$I_{L2,max} = I_{L2,min} + \frac{V_p \text{sen}(\omega t) D_1 T_s}{L_2}. \quad (20)$$

$$I_{L3,max} = I_{L3,min} + \frac{V_p \text{sen}(\omega t) D_1 T_s}{L_3}. \quad (21)$$

$$I_{L3,min} = -(I_{L1,min} + I_{L2,min}). \quad (22)$$

$$i_{C1,avg} = \frac{(I_{L1,min} - (I_{L2,max} + I_{L3,max})) D_1}{2} + \frac{(I_{L1,max} + I_{L1,min}) D_2}{2} + \frac{I_{L1,min} D_3}{V_o} = 0. \quad (23)$$

$$i_{C2,avg} = \frac{(I_{L2,min} + I_{L2,max}) D_1}{2} + \frac{(I_{L2,max} + I_{L2,min}) D_2}{2} + \frac{I_{L2,min} D_3}{V_o} = 0. \quad (24)$$

Ademais, seguindo a metodologia desenvolvida por [23],

equacionaram-se as correntes média e eficaz nos indutores L_1 , L_2 e L_3 a partir das equações de reta da Figura 3.

E. Esforços nos Semicondutores

A determinação das correntes média e eficaz nos interruptores e nos diodos do retificador Ćuk bridgeless é realizada integrando a função dessas variáveis em um período de comutação T_s , resultando assim em seu valor médio quase-instantâneo (VMQI). Utilizou-se o VMQI pois a frequência de comutação é muito maior do que a frequência da rede elétrica ($f_s \gg f_{rede}$). Sendo assim, um período T_s pode ser considerado como instantâneo para as variações na frequência da rede elétrica.

Na sequência, a análise envolve a integração do VMQI em um semiciclo da rede elétrica, conforme ilustrado na Figura 4. Examinando-se a Figura 3, pode-se escrever a corrente média no interruptor em um período de comutação como:

$$\langle i_{S1} \rangle = \frac{V_p \text{sen}(\omega t) D_1^2 T_s}{2L_e}. \quad (25)$$

Portanto, se a razão cíclica for mantida constante para um dado ponto de operação, a corrente no interruptor seguirá uma envoltória com o mesmo formato da tensão de entrada.

Integrando-se (25) em um semiciclo da tensão de entrada, advém-se o valor médio global da corrente no interruptor:

$$I_{S1,avg} = \frac{1}{2\pi} \int_0^\pi \langle i_{S1} \rangle d\omega t = \frac{V_p D_1^2 T_s}{2L_e \pi}. \quad (26)$$

Igualmente, a corrente eficaz no interruptor ao longo de um período da rede elétrica é dada por:

$$I_{S1,rms} = \frac{1}{2\sqrt{3}} \sqrt{\frac{V_p^2 D_1^3 T_s^2}{L_e^2}}. \quad (27)$$

Ademais, a tensão reversa máxima que os interruptores são submetidos é igual a:

$$V_{Smax} = V_p + V_o. \quad (28)$$

De modo análogo ao interruptor, a mesma metodologia pode ser aplicada para determinar a corrente eficaz no diodo D_o , sendo que a corrente média já foi definida em (10). Sendo assim, integrando-se inicialmente a função de 0 até $D_2 T_s$ e, posteriormente, o valor médio quase-instantâneo de 0 a π , obtém-se:

$$I_{D_o,rms} = \frac{2}{3\sqrt{\pi}} \sqrt{\frac{V_p^3 D_1^3 T_s^2}{L_e^2 V_o}}. \quad (29)$$

Igualmente ao interruptor, a tensão reversa máxima aplicado ao diodo de saída é dada por:

$$V_{D_o,max} = V_p + V_o. \quad (30)$$

Por fim, têm-se como propósito equacionar os esforços de corrente e tensão nos diodos retificadores D_p e D_n . Para tal, observa-se a partir da Figura 2 que o diodo D_p conduz a corrente i_{L1} durante o semiciclo positivo da tensão v_{ac} de entrada. Sendo assim:

$$I_{Dp,avg} = I_{L1,avg}. \quad (31)$$

$$I_{Dp,rms} = I_{L1,rms}. \quad (32)$$

$$V_{Dpmax} = V_p. \quad (33)$$

F. Dimensionamento das Indutâncias

A diferença algébrica entre o valor máximo e mínimo da corrente em um indutor é denominada como ondulação de corrente. Desse modo, aplicando esse conceito aos indutores L_1 , L_2 e L_3 , obtêm-se:

$$\Delta i_{L1} = I_{L1,max} - I_{L1,min}. \quad (34)$$

$$\Delta i_{L1} = \frac{V_p D_1}{L_1 f_s}. \quad (35)$$

$$\Delta i_{L3} = I_{L3,max} - I_{L3,min}. \quad (36)$$

$$\Delta i_{L3} = \frac{V_p D_1}{L_3 f_s}. \quad (37)$$

Ao efetuar as devidas substituições em (34) e (36), obtêm-se (35) e (37), as quais representam sequencialmente as ondulações de corrente em L_1 , L_2 e L_3 . Ressalta-se que, devido à simetria do circuito, o dimensionamento dos indutores L_1 e L_2 possuem as mesmas relações.

Definindo-se um percentual de variação da corrente de entrada (K_i), pode-se reescrever (35) conforme:

$$L_1 = L_2 = \frac{V_p D_1}{K_i I_{L1,rms} f_s}. \quad (38)$$

Por outro lado, para projetar o valor da indutância L_3 , têm-se que o valor médio da corrente de saída é equivalente ao valor médio da corrente do diodo D_o , conforme previamente determinada em (10).

$$I_{D_o} = \frac{V_o}{R_o} = \frac{V_p^2 D_1^2 T_s}{4L_e V_o}. \quad (39)$$

Aplicando-se operações matemáticas pertinentes em (39), advém-se a expressão (40), a qual define o valor de L_3 :

$$L_3 = -\frac{V_p^2 D_1^2 T_s L_1 L_2}{V_p^2 D_1^2 T_s (L_1 + L_2) - 4L_1 L_2 P_o}. \quad (40)$$

G. Dimensionamento das Capacitâncias

De acordo com [1], a tensão nos capacitores C_1 e C_2 atingem seu valor máximo e mínimo toda vez que a corrente sob os seus terminais passa por zero e muda de sentido. Dessa maneira, para a primeira etapa de C_1 , em que a corrente tem valor inicial $I_{L1,min}$ e está decrescendo, a tensão no capacitor cresce atingindo o máximo quando a corrente atinge zero. A corrente em C_1 torna-se negativa e continua decrescendo e, conseqüentemente, a tensão decresce atingindo o seu valor mínimo quando $i_{C1} = -(I_{L2,max} + I_{L3,max})$. Nesse momento, o interruptor S_1 é comandado a bloquear e, instantaneamente, a corrente assume o valor de $I_{L1,max}$.

Do funcionamento apresentado é possível obter a expressão para o cálculo da ondulação por meio da primeira etapa de operação, aplicando-se (41) do momento em que a corrente passa por zero até que atinja o valor máximo.

$$\Delta T_{C1} = \frac{I_{L1,min} D_1 T_s}{\Delta i_x}. \quad (41)$$

Onde:

$$\Delta i_x = I_{L1,min} - I_{L2,max} - I_{L3,max}. \quad (42)$$

Uma vez estipulado o intervalo ΔT_{C1} , a expressão (43) representa o cálculo do capacitor em função da ondulação de tensão ΔV_{C1} nos seus terminais:

$$C_1 = \frac{1}{\Delta V_{C1}} \int_{\Delta T_{C1}}^{D_1 T_s} \left(I_{L1,min} - \frac{\Delta i_x}{D_1 T_s} t \right) dt. \quad (43)$$

Resolvendo-se a integral, advém-se:

$$C_1 = \frac{-\alpha T_s^2 D_1^2 (V_o L_x (D_1 - 2) L_1 - D_1 L_2 L_3 V_p)^2}{8 \Delta V_{C1} L_y (V_o L_1 L_x (D_1 - 1) - D_1 L_2 L_3 V_p)}. \quad (44)$$

Sendo:

$$L_y = L_1 L_2 L_3. \quad (45)$$

$$L_x = L_2 + L_3. \quad (46)$$

O projeto do capacitor de saída C_o deve atender ao critério de ondulação, calculado por meio de (47). Além disso, o capacitor deve satisfazer a condição de valor eficaz de corrente.

$$C_o = \frac{V_p D_1 (1 - D_1)}{8 \pi f_{rede} \Delta V_{o\%} V_o f_s L_3}. \quad (47)$$

IV. MODELAGEM DINÂMICA E ESTRATÉGIA DE CONTROLE

Esta seção possui como objetivo o desenvolvimento do modelo dinâmico do retificador *Ćuk bridgeless*, a fim de projetar um compensador para controlar a tensão de saída.

A. Estratégia de Controle

O sistema de controle do retificador PFC *Ćuk bridgeless* baseia-se na modulação PWM com uma frequência de comutação constante. O retificador *Ćuk*, quando operando em DCM, não requer um controlador para a corrente de entrada, haja vista que o conversor emula uma carga com resistência característica [24]. Desse modo, o sistema proposto necessita apenas de um compensador para controlar a tensão de saída, conforme ilustrado na Figura 6.

A referência da tensão de saída V_{oRef} é subtraída da tensão de saída V_o lida, gerando assim o sinal de erro não compensado, o qual é a entrada do controlador $C_p(s)$. Assim sendo, o erro compensado atua sobre o modulador PWM (M_{PWM}), o qual gera um novo valor de razão cíclica para controlar o ponto de operação do sistema.

Conforme abordado na Seção II, o mesmo sinal de comando é aplicado nos dois interruptores. Salienta-se que o sensor de tensão de saída e o *driver* de acionamento não precisam ser isolados, haja vista que compartilham o mesmo referencial. Ademais, incluiu-se um filtro passa-baixa (FPB_v)




Figura 6. Circuito do retificador Cúk com controle de tensão.




Figura 7. Diagrama de blocos para o controle da tensão de saída.

com frequência de corte de 1 kHz na entrada do conversor analógico-digital, de modo a eliminar ruídos de alta frequência do controle digital. O diagrama de blocos do sistema de controle é mostrado na Figura 7.

B. Modelo Dinâmico para Controle da Tensão de Saída

Para o projeto do compensador de tensão, faz-se necessário conhecer o modelo dinâmico da tensão de saída pela razão cíclica (G_{vd}) do retificador Cúk *bridgeless*. Para tal, o circuito elétrico equivalente da Figura 8 é utilizado para analisar o comportamento estático e dinâmico da tensão de saída com relação à razão cíclica da topologia em questão. Salienta-se que os valores médios considerados na aproximação são válidos para pequenas perturbações.

Mediante a análise do circuito da Figura 8, nota-se que o valor da corrente de saída é igual a corrente i_{L3} , sendo definida conforme:

$$i_{L3} = \frac{V_p d^2 (L_1 L_2 + L_1 L_3 + L_2 L_3)}{4 v_o L_1 L_2 L_3 f_s} \quad (48)$$

A corrente i_{L3} é modificada quando a tensão de saída v_o ou a razão cíclica d são alteradas. Contudo, v_o também depende de d . Sendo assim, existe uma correlação entre as variáveis i_o , v_o e d que deve ser considerada no modelo dinâmico. Diante disso, a corrente de saída pode ser obtida mediante da Lei de Kirchhoff das correntes:




Figura 8. Modelo equivalente simplificado para o controle da tensão de saída.




Figura 9. Modelo dinâmico do retificador Cúk em regime permanente e transitório.

$$i_{L3}(\hat{v}_o, \hat{d}) = \frac{\partial i_{L3}}{\partial D} \hat{d} + \frac{\partial i_{L3}}{\partial V_o} \hat{v}_o = C_o \frac{dv_o}{dt} + \frac{v_o}{R_o} \quad (49)$$

Ao usar a técnica de linearização por pequenas perturbações e aplicando-se a transformada de Laplace em (48) e (49), obtém-se:

$$G_{vd} = \frac{\hat{v}_o}{\hat{d}} = \frac{k_1 R_o}{s C_o R_o + k_2 R_o + 1} \quad (50)$$

Onde:

$$k_1 = \frac{V_p^2 D_1}{2 V_o L_e f_s} \quad (51)$$

$$k_2 = \frac{V_p^2 D_1^2}{4 V_o^2 L_e f_s} \quad (52)$$

C. Validação do Modelo Dinâmico

O modelo de pequenos sinais para o controle da tensão de saída do retificador Cúk *bridgeless* foi validado no *software* PSIM. A função de transferência (50) e o circuito comutado foram simulados simultaneamente, e o comportamento da tensão de saída V_o é ilustrado na Figura 9.

Durante a validação do modelo, incrementou-se em 1% o valor da razão cíclica de projeto do conversor (vide Tabela I) em $t = 0,3$ s. Na sequência, em $t = 0,5$ s, a razão cíclica foi decrementada em 1%, retornando assim ao ponto de operação. Nota-se que o modelo expresso em (50) (V_o - modelo) representa de forma adequada o circuito comutado do retificador (V_o - comutado). Da mesma forma, ressalta-se que o modelo dinâmico não representa a ondulação de 120 Hz e a ondulação oriunda da comutação, conforme previsto.

V. PROTÓTIPO E RESULTADOS EXPERIMENTAIS

O conversor foi testado com um protótipo de 300 W, projetado a partir das especificações do estágio de potência descritas na Tabela I.

A escolha da tensão de saída baseia-se nas vantagens que essas tensões apresentam nas aplicações em carregamento de baterias para veículos elétricos [25]. Salienta-se que a escolha da razão cíclica (D_1) foi determinada a partir da restrição da razão cíclica crítica ($D_{critico}$), calculada a partir de (17).

Com base nas equações desenvolvidas na Seção III para o dimensionamento dos elementos armazenadores de energia e esforços nos semicondutores de potência, a Tabela II apresenta os parâmetros calculados e os componentes comerciais utilizados no protótipo experimental. Salienta-se que a

Tabela I
Especificações de Projeto do Protótipo

Especificação	Valor
Tensão eficaz de entrada (v_{ac})	220 V
Frequência da rede elétrica (f_r)	60 Hz
Potência de saída (P_o)	300 W
Tensão de saída (V_o)	96 V
Razão cíclica crítica ($D_{critica}$)	0,23
Razão cíclica de projeto (D_1)	0,22
Frequência de chaveamento (f_s)	58,6 kHz
Ondulação de tensão de saída ($\Delta V_o\%$)	<10%
Ondulação de corrente de entrada ($\Delta I_L\%$)	<10%

configuração adotada para o interruptor unidirecional em corrente é composta pelo MOSFET e diodo em série, a qual apresentou menores perdas teóricas com relação aos IGBTs disponíveis em laboratório. A Figura 10 apresenta uma fotografia do protótipo.

O controle do conversor foi realizado de forma digital com o DSP TMS320F28027 da *Texas Instruments*, o qual apresenta uma frequência de *clock* de 60 MHz. Dessa maneira, para que se possa utilizar a máxima resolução (9 bits) do módulo *ePWM* do dispositivo digital em questão, a frequência de comutação utilizada foi de 58,6 kHz (igual a frequência de amostragem).

Para o projeto de controle, analisa-se o comportamento de primeira ordem da planta, descrito em (50). Portanto, o compensador adotado foi um proporcional-integral (PI), com o objetivo de garantir erro nulo em regime permanente para uma entrada do tipo degrau (devido à parcela integral), rejeição à ruído (consequência da parte proporcional pelo ajuste da frequência de corte) e variação da fase de 0° a 90° , o que possibilita o ajuste da margem de fase do circuito compensado.

Como critério de projeto, adotou-se 3 Hz para a frequência de corte da função de transferência de laço aberta compensada, bem como uma margem de fase de 80° . Tais parâmetros de controle foram selecionados devido ao fato da tensão de saída conter uma ondulação em torno da frequência de 120 Hz, de modo ao controlador não ser sensibilizado por tal variação.

O controle do conversor foi verificado diante degrau de carga positivo e negativo (de 300 W para 150 W e vice-versa), adequados para validar o projeto, pois manteve o conversor operando próximo do ponto de operação utilizado no modelo de pequenos sinais. O resultado experimental pode




Figura 10. Protótipo implementado.

Tabela II
Componentes Comerciais Utilizados no Protótipo

Componente	Descrição
Indutores de entrada	6,6 mH, Núcleo: AmoFlux 0088439A7 Nº de espiras: 218, Fio: 1 x 21 AWG
Indutor de saída	69,35 μ H, Núcleo: NEE 42/21/15-4000 Nº de espiras: 20, Fio: 5x 21 AWG
Capacitores de acoplamento	1,1 μ F, G117755525 522 2 x 2,2 μ F/250 V
Capacitores de saída	925,6 μ F, B43840-A2687-M 2 x 680 μ F/250 V
Diodos de entrada	MUR860, 8 A/600 V
Interruptores	IPW65R080CFD, 30 A/650 V
Diodos de bloqueio	SCS208AM, 8 A/650 V
Diodo de saída	C3D20060D, 20 A/600 V




Figura 11. Resposta dinâmica aos degraus de carga.

ser visualizado na Figura 11. O controle alcançou o regime permanente em, aproximadamente, 12 ciclos da rede elétrica, com um máximo sobressinal de 20 V.

A tensão de entrada, sintetizada a partir de uma fonte CA *Agilent 6813B*, bem como a corrente de entrada e tensão de saída do conversor, estão representadas na Figura 12. Verifica-se que o conversor controla a tensão de saída no valor de 96 V, e a corrente de entrada possui uma envoltória senoidal. A taxa de distorção harmônica (THD) da corrente de entrada foi de 2,96% para a condição de potência nominal. A ondulação medida da corrente de entrada foi de 8%, estando assim em concordância com o valor teórico de 10%.




Figura 12. Tensão de entrada, corrente de entrada e tensão de saída para operação em potência nominal.




Figura 13. Tensão de entrada e tensão sobre os capacitores C_1 e C_2 .




Figura 14. Tensão de entrada e tensão sobre os interruptores S_1 e S_2 .

As tensões sobre os capacitores C_1 e C_2 podem ser verificadas na Figura 13. Observa-se duas componentes nas formas de onda, uma em 60 Hz (componente de baixa frequência) e outra em 58,6 kHz (componente de alta frequência), sendo que o *ripple* de tensão é de aproximadamente 11 V, conforme o valor projetado de 10% apresentado na Tabela I. As formas de onda estão em concordância com a Figura 4.

As formas de onda da tensão sobre os interruptores S_1 e S_2 são ilustradas na Figura 14. A tensão máxima sobre os interruptores S_1 e S_2 é 446 V e 450 V, respectivamente. Quando comparadas aos valores máximos teóricos, que correspondem a soma da tensão de saída com o pico da tensão de entrada (407 V), verifica-se um valor 9,55% maior. Tal diferença explica-se pela ondulação de tensão sobre os capacitores de acoplamento e capacitor de saída, as quais somam-se à tensão teórica nos interruptores.

A Figura 15 retrata a forma de onda da tensão reversa sobre o diodo de saída D_o da topologia, a qual apresenta um valor máximo de 409 V. Verifica-se assim que o valor experimental medido está em concordância com a expressão




Figura 15. Tensão de entrada e tensão sobre o diodo de saída D_o .




Figura 16. Comparação da amplitude de corrente por ordem harmônica com a norma IEC61000-3-2.

teórica apresentada em (30).

Obteve-se o espectro harmônico da corrente de entrada em potência nominal, sendo que ele foi comparado com os limites estabelecidos pela norma IEC61000-3-2. Observa-se na Figura 16 que as componentes harmônicas de corrente são significativamente menores que os limites estipulados pela norma.

Com o auxílio do analisador de potência *Yokogawa WT500*, o rendimento, o fator de potência e a THD da corrente de entrada foram traçados em função da potência de saída, como mostra a Figura 17. Para operação com 10% da potência nominal, analisa-se um fator de potência de 0,87 e uma THD de 14%. A partir de 50% de carga, o conversor atende os limites de THD estabelecidos pela norma IEC61000-3-2, bem como um fator de potência de 0,99 e um rendimento de 92,5%. Por fim, em plena carga, foi medido um rendimento de 93,35%, um fator de potência de 0,998 e THD de 3%.

A Figura 18 apresenta a análise de distribuição teórica das perdas, em potência nominal, dos elementos que compõem o retificador PFC *Ćuk bridgeless*. Verifica-se que as maiores perdas concentram-se no diodo de saída, e isso ocorre devido à característica de picos elevados de corrente na operação do conversor no DCM.

Uma comparação qualitativa da estrutura é mostrada na Tabela III. Em relação ao conversor *Ćuk* convencional com ponte retificadora, o *Ćuk bridgeless* apresenta uma redução de 50% nos esforços de corrente nos interruptores, o que melhora o rendimento da estrutura.




Figura 17. Curva de eficiência, fator de potência e THD do conversor *Ćuk bridgeless*.

AGRADECIMENTOS

Os autores agradecem ao CNPq pelo apoio financeiro.

Referências

- [1] G. Tibola, *Conversor CA-CC trifásico em estágio único com isolamento em alta frequência baseado no conversor CC-CC SEPIC operando no modo de condução descontínuo*, Tese de Doutorado, Universidade Federal de Santa Catarina, Florianópolis, 2013.
- [2] B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey, D. P. Kothari, "A review of single-phase improved power quality AC-DC converters", *IEEE Transactions on Industrial Electronics*, vol. 50, no. 5, pp. 962–981, 2003.
- [3] H. Z. Azazi, S. M. Ahmed, A. E. Lashine, "A review of single-phase improved power quality AC-DC converters", *Nineteenth International Middle East Power Systems Conference (MEPCON)*, 2017.
- [4] W. Y. Choi, J. M. Kwon, B. H. Kwon, "High-performance front-end rectifier system for telecommunication power supplies", *IEE Proceedings - Electric Power Applications*, vol. 153, no. 4, pp. 473–482, 2006.
- [5] D. Patil, M. Sinha, V. Agarwal, "A cuk converter based bridgeless topology for high power factor fast battery charger for electric vehicle application", *IEEE Transportation Electrification Conference and Expo (ITEC)*, 2012.
- [6] F. Musavi, W. Eberle, W. G. Dunford, "A High-Performance Single-Phase Bridgeless Interleaved PFC Converter for Plug-in Hybrid Electric Vehicle Battery Chargers", *IEEE Transactions on Industry Applications*, vol. 47, no. 4, pp. 1833–1843, 2011.
- [7] J. C. Fischer, J. A. da Silva, Y. R. de Novaes, S. V. G. Oliveira, "A front-end bridgeless power factor corrector for electric vehicle battery chargers", *Eletrônica de Potência, Joinville*, vol. 22, no. 4, pp. 389–397, 2017.
- [8] V. Bist, B. Singh, A. Chandra, K. Al-Haddad, "An adjustable speed PFC bridgeless-SEPIC fed brushless DC motor drive", *IEEE Energy Conversion Congress and Exposition (ECCE)*, 2015.
- [9] O. Garcia, J. Cobos, R. Prieto, P. Alou, J. Uceda, "Single phase power factor correction: a survey", *IEEE Transactions on Power Electronics*, vol. 18, no. 3, pp. 749–755, 2003.
- [10] J. P. M. Figueiredo, F. L. Tofoli, B. L. A. Silva, "A review of single-phase PFC topologies based on the boost converter", *9th IEEE/IAS International Conference on Industry Applications*, 2010.
- [11] C. H. I. Font, *Retificadores trifásicos híbridos bidirecionais com fator de potência unitário*, Tese de Doutorado, Universidade Federal de Santa Catarina, Florianópolis, 2009.
- [12] W. Zhang, L. Ruan, P. Ye, "The design and analysis of power factor pre-regulator based on boost circuit",




Figura 18. Distribuição teórica das perdas do conversor Ćuk bridgeless.

Tabela III
Análise Qualitativa

Características	Ćuk bridgeless	Ćuk convencional [26]
G	$\sqrt{\frac{D_1^2 R_o}{4L_e f_s}}$	$\sqrt{\frac{D_1^2 R_o}{4L_e f_s}}$
V_{Smax}	$V_o + V_{ac}$	$V_o + V_{ac}$
V_{Dmax}	$V_o + V_{ac}$	$V_o + V_{ac}$
$I_{S1,avg}$	$\frac{V_p D_1^2 T_s}{2L_e \pi}$	$\frac{V_p D_1^2 T_s}{L_e \pi}$
$I_{S1,rms}$	$\frac{V_p D_1 T_s}{2L_e} \sqrt{\frac{D_1}{3}}$	$\frac{V_p D_1 T_s}{L_e} \sqrt{\frac{D_1}{3}}$
I_{D_o}	$\frac{V_p^2 D_1^2 T_s}{4L_e V_o}$	$\frac{V_p^2 D_1^2 T_s}{4L_e V_o}$
$I_{D_o,rms}$	$\frac{2V_p D_1 T_s}{3L_e} \sqrt{\frac{V_p D_1}{V_o \pi}}$	$\frac{V_p^2 D_1^2 T_s}{L_e V_o} \sqrt{\frac{3}{8}}$

VI. CONCLUSÕES

Este artigo apresentou a análise estática, dinâmica e implementação experimental do retificador PFC Ćuk bridgeless monofásico operando no modo de condução descontínuo. Até o momento, a literatura não apresentava um estudo completo sobre esta topologia que foi brevemente citada em [22]. Desse modo, as contribuições deste trabalho concernem ao: (i) estudo das etapas de operação; (ii) análise estática que desenvolveu as equações de projeto e dos esforços de tensão e corrente nos elementos do circuito; (iii) modelo de pequenos sinais para o controle da tensão de saída do conversor; (iiii) validação experimental do estudo analítico.

Além das vantagens gerais do retificador Ćuk, tais como ser abaixador e elevador e não necessitar de filtro de entrada no DCM, o retificador Ćuk bridgeless reduz o número de semicondutores de potência no caminho de corrente quando comparado à estrutura convencional, proporcionando assim menores perdas.

Os resultados experimentais obtidos a partir do protótipo de 300 W do retificador Ćuk bridgeless operando em DCM corroboram a análise teórica desenvolvida. A corrente drenada da entrada foi de ótima qualidade, tendo valores de THD inferiores a 3% e baixo conteúdo harmônico, com níveis abaixo do estabelecido pela norma IEC61000-3-2. O rendimento da estrutura foi satisfatório, tendo pico de 93,35% em plena carga. Ademais, o fator de potência estabeleceu-se próximo à unidade.

Proceedings IPEMC 2000 Third International Power Electronics and Motion Control Conference, 2000.

- [13] H. Wei, I. Batarseh, “Comparison of basic converter topologies for power factor correction”, *Proceedings IEEE Southeastcon '98 'Engineering for a New Era'*, 1998.
- [14] J. Chen, D. Maksimovic, R. Erickson, “A new low-stress buck-boost converter for universal-input PPC applications”, *APEC 2001 Sixteenth Annual IEEE Applied Power Electronics Conference and Exposition*, 2002.
- [15] J. Kolar, H. Ertl, F. Zach, “A novel three-phase single-switch discontinuous-mode AC-DC buck-boost converter with high-quality input current waveforms and isolated output”, *IEEE Transactions on Power Electronics*, vol. 9, no. 2, pp. 160–172, 1994.
- [16] U. Kamnarn, V. Chunkag, “Analysis and Design of a Modular Three-Phase AC-to-DC Converter Using CUK Rectifier Module With Nearly Unity Power Factor and Fast Dynamic Response”, *IEEE Transactions on Power Electronics*, vol. 24, no. 8, pp. 2000–2012, 2009.
- [17] G. Tibola, I. Barbi, “Isolated Three-Phase High Power Factor Rectifier Based on the SEPIC Converter Operating in Discontinuous Conduction Mode”, *IEEE Transactions on Power Electronics*, vol. 28, no. 11, pp. 4962–4969, 2013.
- [18] A. D. Callegaro, I. Barbi, D. T. da Silva Borges, D. C. Martins, “Retificador trifásico isolado modular com correção do fator de potência baseado no conversor zeta operando no modo de condução descontínuo”, *Eletrônica de Potência, Joinville*, vol. 23, no. 2, pp. 204–215, 2018.
- [19] D. S. L. Simonetti, J. Seastian, J. Uceda, “The discontinuous conduction mode Sepic and Ćuk power factor preregulators: analysis and design”, *IEEE Transactions on Industrial Electronics*, vol. 44, 1997.
- [20] D. C. Martins, I. Barbi, *Conversores CC-CC Básicos Não Isolados*, 4 ed., Edição dos Autores, Florianópolis, 2011.
- [21] A. A. Fardoun, E. H. Ismail, A. J. Sabzali, M. A. Al-Saffar, “A Comparison between Three Proposed Bridgeless Ćuk Rectifiers and Conventional Topology for Power Factor Correction”, *IEEE International Conference on Sustainable Energy Technologies (ICSET)*, 2010.
- [22] A. J. Sabzali, E. H. Ismail, M. A. Al-Saffar, A. A. Fardoun, “New bridgeless DCM Sepic and Ćuk PFC rectifiers with low conduction and switching losses”, *IEEE Transactions on Industry Applications*, vol. 47, 2011.
- [23] P. J. S. Costa, *Retificadores Sepic monofásicos e trifásicos com elevação do ganho estático e redução dos esforços de tensão sobre os semicondutores*, Tese de Doutorado, Universidade Federal de Santa Catarina, Florianópolis, 2017.
- [24] P. J. S. Costa, C. H. I. Font, T. B. Lazzarin, “Single-Phase Hybrid Switched-Capacitor Voltage-Doubler SEPIC PFC Rectifiers”, *IEEE Transactions on Power Electronics*, vol. 33, pp. 5118–5130, 2017.
- [25] M. Yilmaz, P. T. Krein, “Review of Battery Charger Topologies, Charging Power Levels, and Infrastructure for Plug-In Electric and Hybrid Vehicles”, *IEEE Transactions on Power Electronics*, vol. 28, no. 5, pp. 2151–2169, 2013.
- [26] J. R. Nolasco, G. M. Soares, H. A. C. Braga, “High Power Factor Converter for LED Drivers Based on Isolated Ćuk Topology”, *Simposio Brasileiro de Sistemas Eletricos (SBSE)*, 2018.

DADOS BIOGRÁFICOS

Anderson José Balbino, nasceu em Barão de Cotegipe, Rio Grande do Sul, Brasil, em 1995. Recebeu o grau de Engenheiro Eletricista pela Universidade Regional Integrada do Alto Uruguai e das Missões (URI) - Campus de Erechim. Atualmente é aluno de mestrado do Instituto de Eletrônica de Potência (INEP) da Universidade Federal de Santa Catarina (UFSC). Seus temas de interesse abordam processamento eletrônico de energia elétrica aplicado à fontes renováveis e sistemas interligados à rede elétrica. É membro da Associação Brasileira de Eletrônica de Potência (SOBRAEP) e da IEEE.

Leandro Benhur Klinger Fisch, nasceu em Erechim, Rio Grande do Sul, Brasil, em 1995. Recebeu o grau de Engenheiro Eletricista pela Universidade Regional Integrada do Alto Uruguai e das Missões (URI) - Campus de Erechim. Atualmente é aluno de mestrado do Instituto de Eletrônica de Potência (INEP) da Universidade Federal de Santa Catarina (UFSC). Sua área de interesse é processamento eletrônico de energia elétrica aplicado à fontes renováveis.

Telles Brunelli Lazzarin, nasceu em Criciúma, Santa Catarina, Brasil, em 1979. Recebeu o grau de Engenheiro Eletricista, Mestre e Doutor em Engenharia Elétrica pela Universidade Federal de Santa Catarina (UFSC), Florianópolis, Brasil, em 2004, 2006 e 2010, respectivamente. Atualmente é professor no Departamento de Engenharia Elétrica e Eletrônica da UFSC. A área de concentração do Prof. Telles é em eletrônica de potência, com ênfase em energias renováveis (principalmente eólica de pequeno porte), inversores de tensão e conversores estáticos a capacitor chaveado. Prof. Telles é membro da SOBRAEP e do IEEE.