# SISTEMA DE FILTRAGEM ATIVA COM INVERSOR MULTINÍVEL ASSIMÉTRICO EM CASCATA DE DEZENOVE NÍVEIS E CONTROLE DE TENSÃO NOS BARRAMENTOS CC

Leonardo de Araújo Silva

Sérgio Pires Pimentel DSCE – FEEC – UNICAMP José Antenor Pomilio

CP 6101, Campinas, SP – Brasil

e-mail: araujo@dsce.fee.unicamp.br, sergio@dsce.fee.unicamp.br, antenor@dsce.fee.unicamp.br

Resumo – Este artigo apresenta a implementação de um filtro ativo paralelo baseada no Conversor Multinível em Cascata Assimétrico. No esquema de controle proposto neste artigo, além de não serem necessárias fontes de tensão CC isoladas para manter constantes e balanceadas as tensões nos barramentos CC, não há a necessidade de transformadores para acoplamento com a rede. Com isso elimina-se a principal desvantagem do conversor que é requerer fontes de tensão CC isoladas com capacidade de operação em dois quadrantes ou que o acoplamento com a rede seja feito através de transformadores especiais. Um procedimento de précarga dos capacitores, necessário para evitar transitórios iniciais indesejáveis, também é discutido. Resultados experimentais são apresentados para validar o esquema proposto.

*Palavras-Chave* – Filtro Ativo Paralelo, Inversor Multinível com Células em Cascata, Qualidade de Energia Elétrica.

# NINETEEN-LEVEL ACTIVE FILTER SYSTEM USING ASYMMETRICAL CASCADED CONVERTER WITH DC VOLTAGES CONTROL

Abstract — This paper presents a shunt active power filter implementation based on Asymmetrical Cascaded Multilevel Converter. For the proposed control scheme no isolated DC sources are required and no transformer is used to connect the converter to the grid. Additionally, the control structure allows the DC voltages are individually controlled. Hence, the main draw back of the asymmetric topology that is the need for isolated DC voltage sources with two quadrants operation capability or the need for special transformers to perform line isolation is eliminated. A start-up procedure that avoids initial transient is also discussed. Experimental results are provided to validate the proposed scheme.

1

*Keywords* – Active Shunt Filter, Multilevel Asymmetric Cascaded Converter, Power Quality.

### I. INTRODUÇÃO

Um dos parâmetros mais importantes a serem considerados ao implementar um filtro ativo de potência é a freqüência de comutação dos componentes semicondutores. Se for baixa, o conversor pode não ter a capacidade de gerar harmônicos de alta freqüência desejados. Se ela for alta, as perdas nas chaves aumentam, inviabilizando o uso de conversores PWM de seis pulsos em aplicações de potência, elevada nas quais a eficiência energética é primordial. Neste caso, o uso de conversores multiníveis parece ser uma solução melhor [1-3].

O valor da indutância de saída deve ser suficientemente grande para a realização da ação de filtragem, no entanto, aumentar este valor para melhorar a filtragem de alta freqüência prejudica o desempenho da ação de filtragem ativa, pois faz necessário aumentar também a tensão no barramento CC para que se consiga produzir variações rápidas de corrente neste indutor. Neste aspecto, as implementações de filtros ativos com inversores multiníveis são vantajosas, pois a indutância requerida pode ser menor, visto que a tensão produzida pelo conversor é mais limpa quando comparada à produzida por conversores convencionais.

Além disto, os conversores multiníveis apresentam outras vantagens sobre conversores convencionais para aplicações de média e alta potência, tais como: possibilidade de conexão direta com a rede sem que seja necessário o uso de transformadores; redução dos níveis de Interferência Eletromagnética (EMI) devido à menor taxa de variação da tensão de saída; possibilidade de obtenção de níveis mais altos de potência sem a necessidade de associações em série e/ou paralelo de chaves, etc.

Por outro lado, há algumas desvantagens que devem ser consideradas para a escolha de uma topologia multinível como conversor CC/CA. As estratégias de modulação são mais complexas do que para conversores convencionais. Além disso, Microcontroladores ( $\mu$ C) e Processadores Digitais de Sinal (DSP) disponíveis no mercado não possuem *hardware* adequado para implementação das estratégias de modulação, dificultando suas implementações. Esta desvantagem pode ser superada por meio de algoritmos adequados e/ou com a inclusão de circuitos analógicos e digitais externos, os quais devem ser desenvolvidos especialmente para propósitos de modulação.

Entre os conversores multiníveis conhecidos, o Conversor Multinível em Cascata, Figura 1, destaca-se por seu reduzido

Artigo submetido em 24 de maio de 2005. Primeira revisão em 28 de agosto de 2005. Segunda revisão em 9 de novembro de 2005. Aceito por recomendação do Editor da Seção especial Edson H. Watanabe.

número de chaves para obter o mesmo número de níveis de tensão de saída [4-15]. Contudo, possui a desvantagem de, para cada célula inversora monofásica composta por quatro chaves, requerer fontes de tensão CC isoladas. Esta desvantagem restringe a utilização do conversor a aplicações de potência elevada, nas quais outras topologias multiníveis de conversores não podem ser usadas devido à complexidade e ao elevado número de componentes requeridos.

A relação entre as várias fontes de tensão CC depende das especificações da aplicação, do número requerido de níveis da tensão de saída, da tensão reversa máxima suportável pelas chaves, etc. Quando fontes de tensão CC de valores diferentes são usadas, Conversor Multinível Assimétrico, um número ainda maior de níveis de saída pode ser obtido. Com isso, o tamanho do filtro de saída é minimizado e uma melhor performance dinâmica pode ser obtida. Além disso, apenas a célula de menor tensão opera em alta freqüência enquanto os outros inversores operam em baixa freqüência. Conseqüentemente, o rendimento do sistema deve aumentar.



Fig. 1. Conversor multinível composto por células inversoras monofásicas em cascata.

Para um filtro ativo que usa conversores PWM de dois níveis, a fonte de tensão CC pode ser substituída por capacitores e o próprio inversor controla a tensão do barramento [16]. Para filtros ativos implementados com inversores em cascata, com todas as células operando em modulação PWM, a tensão nos capacitores do barramento CC pode ser individualmente controlada [5,8,11]. Para inversores em cascata simétricos, nos quais as fontes são de igual valor, com tensão de saída em forma de escada, outras estratégias de controle foram propostas [12-13].

Em [14] foi proposta uma estratégia de controle para as tensões nos barramentos das duas células de menor tensão de um inversor assimétrico de três células. Esta estratégia de controle se difere de outras por não requerer que todos os módulos operem em alta freqüência e, portanto, pode ser aplicada em conversores que operem em PWM apenas para a célula de menor tensão. Este artigo apresenta uma implementação de um filtro ativo usando um inversor com três células em cascata baseado nesta estratégia de controle. Adicionalmente, a tensão da terceira célula também é controlada, dispensando o uso de qualquer fonte CC. As vantagens e limitações do sistema proposto são discutidas.

# II. ESTRATÉGIA DE MODULAÇÃO

Uma estratégia de modulação para inversores assimétricos está mostrada na Figura 2 [15]. Esta estratégia combina modulação PWM para a célula de menor tensão com modulação em baixa freqüência para as outras células.

O estado de cada célula é determinado por comparações de sinais dependentes da referência de tensão com constantes dadas por:

$$\sigma_n = \sum_{l}^{n} V_n \tag{1}$$

Os valores de tensão CC que produzem o maior número de níveis igualmente espaçados, com modulação PWM apenas na célula de menor tensão, devem seguir a relação dada por (2) ou  $(V_{DC} : 2 \cdot V_{DC} : 6 \cdot V_{DC})$  [4, 9-10].

$$V_n = 2 \cdot \sum_{k=1}^{n-1} V_k \tag{2}$$



Fig. 2. Estratégia de modulação.

### III. O SISTEMA DE FILTRAGEM ATIVA PROPOSTO

A Figura 3 mostra o diagrama esquemático monofásico do filtro ativo proposto. Como a estratégia de modulação é por fase, os resultados obtidos para este método podem ser estendidos para sistemas trifásicos. Nenhuma fonte de tensão CC é conectada às células inversoras, apenas capacitores cujas tensões são controladas.

A Figura 4 mostra a estratégia de controle do sistema de filtragem ativa. Para realizar o controle de  $V_I(t)$  e  $V_2(t)$  sem distorção significativa da tensão total de saída do conversor, é necessário incrementar a tensão de referência da célula de mais baixa tensão,  $V_I^*$ . A tensão de referência de cada capacitor foi escolhida para ser:

$$V_1^*: V_2^*: V_3^* = (1, 5 \cdot V_{DC}: 2 \cdot V_{DC}: 6 \cdot V_{DC})$$
(3)

A técnica de controle usada para a realização da filtragem ativa é a Síntese de Carga Resistiva (*Resistive Load Synthesis*  - RLS) [16]. Esta técnica minimiza o valor RMS de corrente na fonte e aumenta o amortecimento de harmônicos, atenuando oscilações provocadas por ressonâncias no sistema [17]. O conversor é controlado de modo que a corrente,  $i_s(t)$ , tenha a mesma forma de onda da tensão na rede,  $v_{\rm L}(t)$ . Idealmente, o conversor não deve manipular potência ativa, contudo, na prática, devido às perdas no inversor e indutor de saída, o conversor deve absorver da rede a potência ativa necessária para manter constantes e em seus valores nominais, as tensões nos barramentos CC.





Fig. 4. Diagrama esquemático do Filtro Ativo.

As tensões em cada um dos capacitores são controladas por reguladores PI (Controladores 1, 2 e 3). Os filtros passabaixas inseridos antes dos reguladores PI são usados para garantir que apenas variações no valor médio de  $V_n(t)$  sejam consideradas, pois o ripple proveniente do chaveamento não deve ser levado em conta.

O controle da tensão  $V_3(t)$  é baseado no balanço de potência. Seu valor médio, obtido na saída do filtro passabaixas, é comparado com sua referência e um sinal de erro é gerado. Um controlador PI (Controlador 3) usa este sinal para determinar uma constante de proporcionalidade entre  $i_{S}^{*}(t)$  e  $v_{L}(t)$ . Caso esta constante aumente, mais potência ativa é absorvida da fonte e, conseqüentemente,  $V_3(t)$  cresce. Do contrário, se esta constante diminui, menos potência é fornecida pela fonte e  $V_3(t)$  diminui. Em regime permanente, a saída desse PI deve atingir um valor constante que fará com que o valor de  $V_3(t)$  permaneça em seu valor nominal. Se a saída do PI varia ao longo de um ciclo da rede, a referência de corrente deixa de seguir a mesma forma de onda de  $v_L(t)$ . Por esta razão, um filtro passa-baixas foi inserido para minimizar os efeitos do *ripple* de  $V_3(t)$  e melhorar a estabilidade do controle.

Detalhes sobre o controle de  $V_2(t)$  e  $V_1(t)$  podem ser encontrados em [14]. Basicamente, a estratégia de controle destas tensões é realizada levando-se em conta a corrente produzida pelo filtro ativo,  $i_{APF}(t)$ , e o estado de carga dos capacitores nos barramentos CC. A corrente no filtro ativo deve ser levada em conta no controle, pois é o seu sinal que determina se o capacitor de um dos inversores se carrega ou descarrega para uma tensão positiva ou negativa produzida em sua saída. Além disto, quanto maior é o valor da corrente, maior é o seu efeito na carga dos capacitores. Controladores PI (Controladores 1 e 2) e blocos multiplicadores são usados para combinar as informações sobre a corrente no filtro ativo e o estado de carga dos capacitores. A partir do resultado das multiplicações, muda-se as referências de todos inversores, atrasando ou adiantando as transições da tensão produzidas por cada célula inversora, conforme a necessidade.

Outro controlador PI (Controlador de corrente) foi usado para sintetizar a referência de corrente. No entanto, outros tipos de controladores também podem ser usados para obter resultados ainda melhores.

Nos casos em que a freqüência de corte do controlador de corrente não pode ser suficientemente alta, por exemplo devido à operação em baixa freqüência de chaveamento, a ação feedforward evita que haja defasagem da corrente sintetizada em relação à tensão.

## IV. IMPLEMENTAÇÃO

O sistema proposto é mais apropriado para níveis tensão e potência elevados (≥3kV, ≥100kVA), pois sua aplicação em baixa potência dificilmente se justificaria devido a maior complexidade e custo do conversor usado. No entanto, com o único objetivo de facilitar a obtenção de resultados experimentais, foi construído um protótipo monofásico de baixa tensão (127V) e de baixa potência. Os ganhos dos controladores 1, 2 e 3, os limites máximos e os parâmetros dos filtros passa-baixas foram escolhidos com base em resultados experimentais e de simulações. Todo o sistema de controle foi implementado digitalmente usando um processador de 150MHz - 32 bits DSP (TMS320F2812).

Os ganhos do controlador de corrente foram obtidos considerando-se o diagrama de blocos simplificado da figura 5, no qual,  $R_f$  é a resistência de perdas série do filtro e  $K_{conv}$ representa o conversor. Note que os controles das tensões dos barramentos CC não são considerados e que as correntes no capacitor de filtragem, na carga não linear e a tensão do sistema são consideradas perturbações que devem ser rejeitadas pelo controlador.



Fig. 5. Diagrama usado para definição dos ganhos do controlador de corrente.

A partir do diagrama, pode-se obter a seguinte função de transferência:

$$\frac{I_s(s)}{I_s^*(s)} = \frac{(k_p s + k_i) \cdot K_{conv}}{Ls^2 + (R_f + k_p K_{conv})s + k_i K_{conv}}$$
(4)

Os pólos desta função de transferência podem ser alocados em  $-2\pi f_p$  para os seguintes valores de  $k_i e k_p$ :

$$k_i = \frac{4\pi^2 f_p^2 L_f}{K_{conv}}$$
(5)

$$k_p = \frac{4\pi L f_p}{K_{conv}} - R_f \tag{6}$$

Na prática o valor de  $k_p$  deve ser menor, pois as perdas de todos os elementos do circuito também contribuem com amortecimento. Em razão disto, optou-se por definir o valor de  $k_i$ : pela equação (5) e o valor de  $k_p$  experimentalmente. Os blocos de controle (PIs) foram construídos com saturação dinâmica (anti-windup) [19,20] conforme a Figura 6.



Fig. 6. Implementação do controlador PI com saturação dinâmica.

O limite máximo da parte integral, 
$$L_{MAX}$$
, é definido como:  
 $L_{max}(k) = Y_{max} - kp \cdot e(k)$  (7)

Outra função da malha *feedforward* é minimizar a variação máxima do controlador de corrente,  $Y_{max}$ . Isto é uma vantagem, pois ao diminuir a excursão máxima deste PI os limites máximos permitidos para o algoritmo de saturação dinâmica são menores. Como conseqüência, espera-se que os transitórios durante as variações abruptas sejam menores.

Para a realização da implementação da malha *feedforward*, um algoritmo de PLL (*Phased Locked Loop*) baseado em produto escalar foi construído [18]. Apenas o componente fundamental da tensão, obtido com o PLL é adicionado à saída do regulador de corrente. Este procedimento é preferível do que simplesmente adicionar a tensão de saída à saída do controlador de corrente. Isso porque, evita-se que os componentes de alta freqüência presentes em  $v_L(t)$ , afetem a tensão de referência,  $v_{FAP}^{*}(t)$ , já que este algoritmo de PLL é praticamente imune ao ruído.

Filtros passa-baixas das três tensões CC controladas foram implementados digitalmente com freqüência de corte de 30Hz.

#### V. CIRCUITO DE PRÉ-CARGA DOS CAPACITORES

Antes que a filtragem ativa comece, o sistema deve ser capaz de ajustar as tensões nos capacitores em valores próximos aos seus valores nominais. Do contrário, a estratégia de modulação não funcionará corretamente durante o transitório de partida do filtro, resultando em correntes excessivamente altas neste momento.

Caso o filtro seja conectado à rede sem o procedimento de inicialização, passado o transitório inicial, as tensões nos capacitores do barramento CC provavelmente não seguirão a relação esperada  $(1.5 \cdot V_{DC} : 2 \cdot V_{DC} : 6 \cdot V_{DC})$ .

Se todos os transistores estão desligados, o circuito funciona como retificadores monofásicos conectados em série. Considerando que a indutância de filtragem em série seja pequena, deve-se tomar cuidado quando o filtro é conectado pela primeira vez ao sistema para que se evite corrente excessiva pelas chaves e sobretensões nos capacitores. Um transitório menor é obtido se a conexão com a rede é realizada no momento que a tensão nos terminais do conversor,  $v_{FAP}(t)$ , for igual à soma das condições iniciais dos capacitores. Se as condições iniciais de tensão nos capacitores forem nulas e a conexão com a rede for feita no momento em que a tensão  $v_{FAP}(t)$  passa por zero, a mesma corrente carrega todos os capacitores até o momento em que a soma de suas tensões se iguala à tensão de pico da rede. Nesta situação, a maneira com que os capacitores dividem as tensão de pico da rede depende apenas dos valores das capacitâncias. Assim a relação esperada entre estas tensões seria obtida apenas se os valores das capacitâncias seguissem a relação:

$$(C_1:C_2:C_3) = (1/1,5:1/2:1/6)$$
 (8)

Infelizmente, este provavelmente não será o caso, pois a capacitância escolhida para cada célula depende da tensão e da corrente esperados nesta célula. Por isto, um circuito especial e uma rotina de inicialização são necessários para garantir que os valores de tensão nominais em cada conversor não seja excedido.

Uma maneira simples de obter a condição inicial desejada é através de resistências, Figura 7. O resistor R<sub>sh</sub> é dimensionado para limitar a corrente inicial nos capacitores. A capacitância de uma das células pode ser carregada desligando-se todas as chaves desta célula e ligando-se as duas chaves de cima (ou de baixo) das outras células. A configuração de estados das chaves mostrada na figura permite que a capacitância C<sub>3</sub> seja carregada até o valor de pico da tensão de rede. Portanto, para se evitar sobretensão no capacitor, tão logo  $V_3(t)$  atinja a tensão desejada,  $V_3^*$ , o mesmo procedimento pode ser feito para os outros capacitores. Quando todos os capacitores estiverem adequadamente carregados, todas as chaves devem ser desligadas e o processo de carga cessa, pois a tensão total do barramento CC  $(V_1^* + V_2^* + V_3^*)$  deve ser maior que o valor de pico da tensão da rede. Resistores adicionais R1, R2 e R3 devem ser incluídos para evitar problemas de desbalanceamento e sobretensão em caso de falha do filtro ativo. Eles também devem seguir a relação:

$$(R_1:R_2:R_3) = (1,5:2:6)$$
 (9)

Seus valores devem ser altos para que não haja dissipação excessiva nos mesmos, mas também devem drenar correntes suficientes para compensar as diferentes correntes de fuga dos transistores, diodos e capacitores usados, evitando que esta diferença provoque desbalanceamento das tensões enquanto o sistema estiver desligado.



#### VI. RESULTADOS EXPERIMENTAIS

A) Dados do sistema de teste

Controlador: Texas Instruments DSP - TMS320F2812

*Módulos Inversores*: Módulos inversores integrados International Rectifier - IRAMX16UP60A

*Filtro de saída:* 4,5mH aço laminado; Capacitor de poliéster de 1uF

*Capacitâncias dos Barramentos CC:*  $C_1 = 2.82mF$ ,  $C_2 = 2.82mF$  e  $C_3 = 2.82mF$ .

Resistores usados para equalização de tensão dos capacitores:  $R_1 = 5k$ ,  $R_2 = 10k$  e  $R_3 = 30k$ .

Reatores: 2,5mH feitos de núcleo de ferro laminado.

*Sensores:* Sensores de efeito Hall de corrente LA55-P; Sensores de efeito Hall de tensão LV25-P.

Carga Não-linear: Retificador trifásico de onda completa.

*Indutância de filtragem:* 5mH com núcleo de ferro laminado. *Resistência de carga:* 90 - 190Ω.

Tensão de linha: 127/220.

#### B) Resultados

Na Figura 8 está mostrado um resultado experimental obtido para o protótipo monofásico do filtro ativo proposto. A freqüência de chaveamento da célula que opera em PWM é 15kHz e a freqüência de amostragem é 30kHz. Os pólos do PI de corrente foram alocados em  $-2\pi \cdot 1500$ . A fonte de tensão usada no teste foi  $133V_{RMS}$  e os valores de referência para as fontes de tensão CC foram ajustados para serem iguais a (34V, 45V, 134V), que resultam em uma tensão total no barramento CC aproximadamente 7% acima da tensão de pico da rede. A carga não linear utilizada foi uma das fases de um retificador trifásico com carga RL conectado ao seu barramento CC. Esta corrente, (ch4), e apresenta uma distorção harmônica total (DHT) de 27%. A tensão do conversor,  $v_{\text{FAP}}(t)$ , possui dezenove níveis e está mostrada na figura, (ch2). Os níveis de tensão não são igualmente espaçados devido ao incremento de tensão na célula PWM,  $\Delta V_1$ . A tensão na fonte, (ch1), e a corrente compensada, (ch3), também são mostradas. A DHT da corrente compensada é 12%.



Fig. 8. Resultado Experimental: Ch2 – Tensão de saída do conversor multinível,  $v_{FAP}(t)$  (200V/div); Ch1 – Tensão na fonte, $v_L(t)$  (200V/div), Ch4 – Corrente de carga,  $i_L(t)$  (5A/div); Ch3 – Corrente na fonte,  $i_S(t)$  (5A/div).

Um resultado melhor é obtido caso a taxa de variação da corrente seja menor. A Figura 9 mostra os resultados obtidos quando há indutores (2,5mH) em série com a fonte. Com a diminuição da derivada da corrente o filtro pôde compensar melhor a corrente na fonte e, como conseqüência, a DHT da corrente caiu para 3,5%. Lembre-se que, como o algoritmo de compensação da corrente é RLS, parte dos componentes harmônicos da corrente compensada está relacionada com a distorção da tensão de entrada. No caso deste teste a DHT de tensão é 2,0%. Este efeito de distorção pode ser notado na Figura 10, na qual ambos sinais são mostrados em detalhe.



Fig. 9. Resultado Experimental: Ch3 – Tensão de saída do conversor,  $v_{FAP}$  (250V/div); Ch2 – Tensão da rede,  $v_L(t)$  (250V/div); Ch1 – Corrente na carga,  $i_L(t)$  (5A/div); Ch4 – Corrente na rede,  $i_S(t)$  (5A/div).

A Figura 11 mostra a tensão total produzida pelo conversor assim como as tensões produzidas por cada uma das células inversoras. Note que, a célula inversora de mais alta tensão opera com baixa freqüência de chaveamento baixa e apenas a célula de menor tensão opera em freqüência de 15kHz. Devido a isto, as perdas de chaveamento são baixas quando comparadas às implementações com inversores convencionais.



Fig. 10. Resultado Experimental: Ch2 - Tensão da fonte,  $v_L(t)$  (100V/div), Ch4 – Corrente na fonte,  $i_S(t)$  (2A/div).

A estratégia de controle das duas menores tensões CC depende da existência da corrente  $i_{FAP}(t)$ , já que, se esta corrente for baixa os resultados de sua multiplicação pelas saídas dos PIs de controle de  $V_2(t)$  e  $V_1(t)$ , controladores 1 e 2, também são baixos, dificultando realização do controle. Contudo, é possível obter estabilidade de tensão para uma faixa razoável de variação de corrente. A Figura 12 mostra a resposta transitória para uma variação de carga de 100%. Nota-se que há uma variação suave da corrente na rede que atinge a nova situação de regime em menos de dois ciclos. A Figura 13 mostra as tensões nos barramentos CC para esta variação de carga. No momento da perturbação ocorre um afundamento de tensão nos capacitores que é recuperado pela ação dos controladores em cerca de 5 ciclos da rede.



Fig. 11. Resultado experimental - Tensões de saída produzidas por cada célula; Ch1 – Tensão total de saída,  $v_{FAP}$  (200V/div), Ch2 – Tensão produzida pela célula de maior tensão (100V/div), Ch3 – Tensão produzida pela célula de média tensão (100V/div), Ch4 – Tensão produzida pela célula de menor tensão (100V/div).

Caso seja necessário operar com variações de carga maiores, uma alternativa é aumentar a sensibilidade do controle de  $V_2(t)$  e  $V_1(t)$  quando a corrente do filtro ativo for baixa. Isto pode ser feito, por exemplo, dividindo-se esta corrente por seu valor eficaz e adotando-se o resultado como entrada dos blocos multiplicadores. O resultado correspondente para esta nova situação está mostrado na Figura 14, na qual é mostrada uma variação de carga maior do que a do caso anterior. Novamente, o resultado obtido é bastante estável e a corrente na rede se estabiliza poucos ciclos após o evento.



Fig. 12. Resultado Experimental: Ch3 – Tensão de saída do conversor multinível,  $v_{FAP}$  (250V/div), Ch2 – Tensão na fonte,  $v_L(t)$  (250V/div), Ch1 – Corrente na carga,  $i_L(t)$  (5A/div), Ch4 – Corrente na fonte,  $i_S(t)$  (5A/div).



Fig. 13. Resultado Experimental: Tensões nos capacitores dos barramentos CC – De cima para baixo, V<sub>3</sub>(t) (20V/div), V<sub>2</sub>(t) (10V/div), V<sub>1</sub>(t) (10V/div), Ch4 – Corrente na fonte, i<sub>s</sub>(t) (5A/div).

Na Figura 15 está mostrado um transitório de partida. Os capacitores foram previamente carregados e, antes que o chaveamento começe, o algoritmo do PLL já convergiu. Assim que o chaveamento começa, a malha *feedforward* tem um papel fundamental para minimizar o transitório inicial, pois determina uma tensão inicial de referência para o conversor, a qual é próxima da tensão da rede. Caso não houvesse esta ação, a diferença inicial entre estas tensões poderia ser alta e, conseqüentemente, haveria uma corrente inicial excessiva e altos transitórios.

Outro aspecto importante a ser considerado é que, usando um procedimento de pré-carga adequado, como descrito na sessão V, é possível obter uma tensão total no barramento CC  $(V_l + \Delta V_l, 2 \cdot V_l, 6 \cdot V_l)$  maior que o valor de pico da tensão da rede.

Desta maneira, fazendo-se com que a parte integral dos PIs seja nula, exatamente no momento em que o chaveamento começa, praticamente não há transitório inicial na tensão nos capacitores do barramento CC. Devido a estas razões, praticamente não se nota transitórios durante o início da ação de filtragem.



Fig. 14. Resultado Experimental: Transitório de variação de carga – Ch3 – Corrente na carga não linear, i<sub>L</sub>(t) (5A/div), Ch4 – Corrente na fonte, i<sub>S</sub>(t) (5A/div).



Fig.15. Resultado Experimental: Ch1 – Tensão da rede,  $v_L(t)$  (250V/div), Ch2 – Tensão nos terminais de saída do conversor,  $v_{\text{FAP}}(t)$  (250V/div), Ch4 – Corrente na fonte,  $i_S(t)$  (2A/div), Ch3 – Corrente no filtro ativo,  $-i_{FAP}(t)$  (5A/div).

Na Figura 16 estão mostrados os espectros em freqüência da tensão na rede, da corrente na carga e da corrente na fonte. Idealmente, pelo método de compensação escolhido, o espectro da corrente na rede deveria seguir exatamente o espectro da tensão. Na prática, por limitações de ganho e de largura de banda do controlador de corrente, não se pôde compensar totalmente alguns componentes harmônicos da corrente de carga. Por isto, o valor relativo de alguns destes componentes da corrente compensada é maior do que os componentes correspondentes da tensão. Apesar destas limitações, pode-se notar uma boa atenuação em todos componentes harmônicos de até 1,5kHz, mas também do indutor em série com a fonte atenua harmônicos de alta freqüência. Embora

com amplitudes muito baixas ( $\leq 0.25\%$  da fundamental), também são notadas presenças indesejáveis de componentes de ordem par. A razão para o aparecimento destes componentes pode estar relacionada a componentes CC nos sinais medidos de tensão na carga,  $v_{\rm L}(t)$ , e corrente no filtro,  $i_{\rm FAP}(t)$ .



Fig.16. Resultado Experimental: M1 – Espectro em freqüência da Tensão da rede,  $v_{\rm L}$ (t) (40db/div), M2 – Corrente na carga não linear,  $i_L$ (t) (40db/div), M3 – Corrente na fonte,  $i_S$ (t) (40db/div)

#### VII. CONCLUSÕES

Uma implementação de um filtro ativo paralelo usando conversor multinível assimétrico foi apresentada. Nenhuma fonte de tensão CC é usada e, por esta razão, o custo e complexidade de construção do conversor é reduzida.

Apenas a célula de menor tensão opera em alta freqüência de chaveamento, enquanto que as células de tensão mais elevada operam em baixa freqüência de chaveamento. Isto torna esta topologia mais adequada para aplicações de potência mais elevada do que filtros ativos implementados com inversores convencionais. No entanto, como comentado na seção VI, requer que haja uma corrente mínima para que seja possível fazer o controle das tensões nas capacitâncias.

Os resultados experimentais apresentados foram obtidos com três conversores idênticos em série. Talvez, por esta razão, não foram observados problemas devido à diferença de tempo de comutação entre células distintas. Para que se tire melhor proveito das vantagens do conversor assimétrico, chaves diferentes devem ser usadas em cada uma das células, com diferentes capacidades de bloqueio de tensão e de condução de corrente. A influência de eventuais problemas relacionados com a escolha de chaves diferentes deve ser estudada.

#### AGRADECIMENTOS

Os autores agradecem à FAPESP (Fundação de Amparo a Pesquisa do Estado de São Paulo), ao CNPq e à CAPES pelo suporte financeiro dispensado para realização desta pesquisa; à Texas Instruments por fornecer o kit de desenvolvimento para DSP utilizado; à Bevian pelos módulos inversores integrados da International Rectifier fornecidos.

Os autores agradecem ainda os colegas R. Q. Machado, F. P. Marafão, A. A. Ferreira e E. A. Vendrusculo.

# REFERÊNCIAS BIBLIOGRÁFICAS

- J. Rodriguez, J. S. Lai; F. Z. Peng, "Multilevel Inverters: A Survey of Topologies, Controls, and Applications," *IEEE Transactions on Industrial Electronics*, volume 49, N°4, pp. 724-738, August 2002.
- [2] B. S. Suh, G. Sinha, M. D. Manjrekar, T.A. Lipo, "Multilevel Power Conversion - An Overview of Topologies and Modulation Strategies," in Proceedings of the 6<sup>th</sup> Otimization of Electrical and Electronic Equipments International Conference, OPTIM '98, volume: 2, pp. AD-11 - AD-24, May 14-15, 1998.
- [3] J. S. Lai; F. Z. Peng, "Multilevel Converters A New Breed of Power Converters," *IEEE Transactions on Industry Applications*, volume: 32, Issue: 3, pp. 509-517, May-June 1996.
- [4] M.D. Manjrekar; T. A. Lipo, "A generalized structure of multilevel power converter," in Proceedings of International Conference on Power Electronic Drives and Energy Systems for Industrial Growth, 1998, volume 1, pp.: 62 – 67, Dec. 1998.
- [5] M. D. Manjrekar, P. K. Steimer, T. A. Lipo, "Hybrid Multilevel Power Conversion System: A Competitive Solution for High-Power Applications," *IEEE Transactions on Industry Applications*, volume: 36, Issue: 3, pp. 834-841, May-June 2000.
- [6] F. Kang, S. J. Park; C. U. Kim; "Multilevel Inverter Employing Cascaded Transformers," *The 29th Annual Conference of the IEEE Industrial Electronics Society, IECON '03*, volume: 3, pp. 2185-2190, 2-6 Nov. 2003.
- [7] J. Dixon, L. Moran, "Multilevel inverter, based on multistage connection of three-level converters scaled in power of three," *IEEE 2002 28th Annual Conference of the Industrial Electronics Society, IECON 02*, volume: 2, pp. 886 – 891, 5-8 Nov. 2002.
- [8] M. G. Lopez, L. T. Moran, J. C. Espinoza, J. R. Dixon, "Performance analysis of a hybrid asymmetric multilevel inverter for high voltage active power filter applications," *The 29th Annual Conference of the IEEE Industrial Electronics Society, IECON '03*, volume 2, pp. 1050 – 1055, 2-6 nov. 2003.
- [9] C. Rech, H. Pinheiro, H. A. Grundling, H. L. Hey, J. R. Pinheiro, "Analysis and comparison of hybrid multilevel voltage source inverters," 2002 IEEE 33rd Annual Power Electronics Specialists Conference, PESC 02, volume 2, pp. 491 – 496, 23-27 June 2002.
- [10] C. Rech, H. A. Grundling, H. L. Hey, H. Pinheiro, J. R. Pinheiro, "A generalized design methodology for hybrid multilevel inverters," *IEEE 2002 28th Annual Conference of the Industrial Electronics Society, IECON* 02, volume 1, pp. 834 – 839, 5-8 Nov. 2002.
- [11] A. M. Massoud, S. J. Finney, B. W. Williams, "Sevenlevel shunt active power filter," *11th International Conference on Harmonics and Quality of Power, 2004*, pp. 136 – 141,12-15 Sept. 2004.
- [12] F. Z. Peng; J. W. McKeever, D. J. Adams, "A power line conditioner using cascade multilevel inverters for distribution systems," *IEEE Transactions on Industry Applications*, volume: 34, pp. 1293 – 1298, Issue: 6, Nov.-Dec. 1998.

- [13] F. Z. Peng, Jih-Sheng Lai; J. W. McKeever, J. VanCoevering, "A Multilevel Voltage-Source Inverter with Separate DC Sources for Static VAr Generation," *IEEE Transactions on Industry Applications*, volume: 32, Issue: 5, pp.1130-1138, Sept.-Oct. 1996.
- [14] L. A. Silva, S. P. Pimentel, J. A. Pomilio, "Analysis and Proposal of Capacitor Voltage Control for an Asymmetric Cascaded Inverter," *Power Electronics Specialists Conference*, 2005. *PESC 05*, no prelo.
- [15] M. D. Manjrekar, P. K. Steimer, T. A. Lipo, "Hybrid Topology for Multilevel Power Conversions," U. S. Patent 6 005 788, 1999.
- [16] T. E. Nunez-Zuniga, J. A. Pomilio, "Shunt active power filter synthesizing resistive loads," *IEEE Transactions* on *Power Electronics*, volume: 17, pp. 273 –278, issue: 2, March 2002.
- [17] F. P. Marafao, S. M. Deckmann, J. A. Pomilio, R. Q. Machado, "Selective disturbance compensation and comparisons of active filtering strategies," 10th International Conference on Harmonics and Quality of Power, 2002, volume 2, pp. 484 – 489, 6-9 Oct. 2002.
- [18] M. S. Padua, S. M. Deckmann, F. P. Marafão, "Frequency-Adjustable Positive Sequence Detector for Power Conditioning Applications," *Power Electronics Specialists Conference*, 2005, PESC 2005, no prelo.
- [19] B. Wittenmark, K. j. Astrom. "Computer-Controlled System: Theory and Design," Prentice Hall Inc., 1997.
- [20] G. C. Goodwin, S. F. Craebe, and M. E. Salgado. "Control System Design," Prentice Hall Inc, 2001.

# DADOS BIOGRÁFICOS

**Leonardo de Araújo Silva**, nascido em 1976 em Iporá-GO, Brasil, é engenheiro eletricista (1998) pela Universidade Federal de Goiás - UFG e mestre (2000) em Engenharia Elétrica pela UNICAMP. Ele é aluno de Doutorado da UNICAMP deste 2003. Suas áreas de interesse são: eletrônica de potência, qualidade de energia e acionamentos de máquinas elétricas.

MEE. Silva é membro estudante da SOBRAEP e IEEE.

<u>Sérgio Pires Pimentel</u>, nascido em 1981 em Goiânia-GO, Brasil, é engenheiro eletricista (2003) pela Universidade Federal de Goiás - UFG. Ele é aluno de Mestrado da UNICAMP deste 2004. Suas áreas de interesse são: eletrônica de potência, qualidade de energia elétrica.

Eng. Pimentel é membro estudante da SOBRAEP e IEEE.

José Antenor Pomilio é engenheiro eletricista, mestre e doutor em Engenharia Elétrica pela UNICAMP. De 1988 a 1991 foi chefe do grupo de eletrônica de potência do Laboratório Nacional de Luz Síncrotron. Realizou estágios de pós-doutoramento junto à Universidade de Pádua e à Terceira Universidade de Roma, ambas na Itália. Foi presidente da Sociedade Brasileira de Eletrônica de Potência – SOBRAEP e membro do comitê administrativo da IEEE Power Electronics Society. Atualmente é editor da revista Eletrônica de Potência e editor associado da IEEE Trans. on Power Electronics e da revista Controle & Automação. É professor Titular da Faculdade de Engenharia Elétrica e de Computação da Unicamp, onde é docente desde 1984.

Dr. Pomilio é membro da SOBRAEP, da SBA, da SBPC e Senior Member do IEEE.