CONVERSOR BOOST ZCZVT PWM

Carlos M. de O. Stein e Hélio L. Hey

Universidade Federal de Santa Maria UFSM - CT - DELC 97105-900 - Santa Maria - RS - BRASIL E-mail: hev@pequim.ctlab.ufsm.br

Resumo - A proposta deste trabalho é introduzir uma célula de comutação ZCZVT (Zero Current and Zero Voltage Transition - transição em zero de corrente e em zero de tensão) para conversores PWM. Esta célula proporciona para as chaves principais comutações em zero de corrente (ZCS) e em zero de tensão (ZVS) simultaneamente, tanto na entrada em condução quanto no bloqueio e, para os diodos principais comutações em ZVS na entrada em condução e em ZCS e ZVS no bloqueio. Os elementos que compõe a célula de comutação ZCZVT são localizados fora do caminho do fluxo de potência e, desta forma, não há esforços adicionais de tensão nos dispositivos principais. Esta célula é acionada apenas durante as transições da chave principal sendo composta de poucos componentes auxiliares. O princípio de operação desta célula aplicada a um conversor boost é apresentado e analisado teórica e experimentalmente, a partir de um protótipo operando a 40 kHz, com uma tensão de entrada de 155 V e uma potência de saída de 1 kW. Para plena carga, foi obtido um rendimento de 97,9 %.

Abstract - A Zero Current and Zero Voltage Transition (ZCZVT) commutation cell for DC-DC PWM converters is introduced. It provides Zero Current Switching (ZCS) and Zero Voltage Switching (ZVS) simultaneously, at both turn-on and turn-off of the main switches and Zero Voltage Switching (ZVS) for the main diodes. The proposed soft-switching technique is suitable for both minority and majority carrier semiconductor devices, and can be implemented in several DC-DC PWM converters. The shunt resonant network of the ZCZVT commutation cell is placed out the power path and therefore, there is no voltage stresses on power semiconductor devices. It is activated during the main switches transitions only and is composed by fewer auxiliary devices, rated at small power. The operation of the ZCZVT commutation cell applied to a boost converter is explained and analyzed theoretical and experimentally, from a prototype operating at 40 kHz, with an input voltage rated at 155 V and 1kWatt output power. The measured efficiency at full load was 97.9%.

I. INTRODUÇÃO

O desempenho global dos conversores PWM tem sido melhorado através da utilização de técnicas de comutação suave, as quais permitem que os conversores operem com freqüências de chaveamento superiores, alcançando assim maiores eficiências e densidades de potência [1-13]. Estas técnicas possibilitam aos dispositivos semicondutores comutarem sob corrente nula (ZCS) [1-8] ou sob tensão nula (ZVS) [9-13].

A técnica de comutação suave a ser incorporada em um determinado conversor depende fundamentalmente da tecnologia do dispositivo semicondutor controlado a ser empregado. Os dispositivos do tipo Mosfets de potência, por exemplo, produzem melhores resultados quando comutados sob tensão nula. Caso sejam habilitados com comutações do tipo ZCS, produzem perdas conhecidas como *turn-on capacitive losses* elevando a interferência eletromagnética (EMI) produzida. Já os dispositivos do tipo IGBT (*Insulated Gate Bipolar Transistor*) apresentam melhores resultados quando comutados sob corrente nula, onde as perdas de bloqueio devido a corrente de cauda podem ser eliminadas[3].

Em relação as células de comutação do tipo ZCS apresentadas na literatura [1,2,3,5,7], as principais limitações introduzidas são a presença de uma sobretensão significativa no diodo de saída o que acarreta indiretamente o aumento nas perdas de condução, e a presença do indutor ressonante em série com a chave principal o que incrementa as perdas magnéticas. Na técnica ZCT [8], estas limitações não estão presentes. Entretanto outras desvantagens desta técnica têm sido referenciadas na literatura [7], como por exemplo a entrada em condução totalmente dissipativa da chave principal.

Durante os últimos anos, engenheiros e pesquisadores envolvidos com projeto e desenvolvimento de conversores estáticos têm concentrado esforços para desenvolver uma técnica de chaveamento otimizada, que permita aos dispositivos semicondutores comutar simultaneamente em zero de tensão e em zero de corrente, com um mínimo de componentes auxiliares e sem apresentar desvantagens adicionais. Entretanto, esta técnica ainda não foi obtida.

O objetivo deste trabalho é contribuir neste sentido, introduzindo a célula de comutação ZCZVT para conversores PWM. Esta célula proporciona para as chaves principais comutações em ZCS e em ZVS, tanto na entrada em condução quanto no bloqueio e, para os diodos principais comutações em ZVS na entrada em condução e em ZCS e em ZVS no bloqueio.

A técnica de comutação suave proposta é indicada para dispositivos semicondutores tanto do tipo portadores majoritários quanto do tipo portadores minoritários e pode ser implementada em qualquer membro da família de conversores PWM. A célula de comutação ZCZVT é localizada fora do caminho do fluxo de potência e, desta forma, não há esforços adicionais de tensão nos dispositivos principais.]

O princípio de operação da célula de comutação ZCZVT aplicada a um conversor boost é analisado teoricamente na

seção II. Na seção III são apresentados os resultados de simulação e experimentais de um protótipo de 1 kW, utilizando dispositivos do tipo IGBT para as chaves controladas. Na última seção são apresentadas as conclusões obtidas deste trabalho.

II. PRINCÍPIO DE OPERAÇÃO

A. O Conversor Boost ZCZVT PWM

Na Figura 1.a é mostrado um conversor boost com a célula de comutação ZCZVT PWM. Este circuito auxiliar é formado por dois capacitores ressonantes C_{R1} e C_{R2} , um indutor ressonante L_R , uma chave auxiliar bidirecional em corrente S_A - D_{A1} e dois diodos auxiliares D_{A2} e D_S . As principais características desta topologia são as seguintes:

- Não há sobretensão nos dispositivos semicondutores;
- As comutações da chave principal ocorrem simultaneamente em ZCS e ZVS, tanto na entrada em condução quanto no bloqueio;
- As comutações da chave auxiliar ocorrem em ZCS na entrada em condução e em ZCS e ZVS no bloqueio;
- As comutações do diodo de saída ocorrem em ZVS na entrada em condução e em ZCS e ZVS no bloqueio, sendo sua recuperação reversa minimizada;
- A célula de comutação ZCZVT PWM é localizada fora do caminho principal do fluxo de potência sendo acionada apenas durante as transições da chave principal.



Fig. 1. Conversor boost ZCZVT PWM.

B. Princípio de Operação

Para simplificar a análise da operação do conversor, a indutância de filtro de entrada e a capacitância do filtro de saída serão assumidos grandes o bastante, para que a corrente de entrada e a tensão de saída possam ser considerados como constantes durante um período de chaveamento. O diagrama do circuito simplificado está representado na Fig.1.b. Conforme mostrado na Fig. 2, existem quatorze etapas de operação durante um ciclo de chaveamento, as quais são descritas a seguir.

Etapa 1. (t₀, t₁): As chaves S e S_A estão desativadas e a corrente de entrada flui através do diodo de saída D_{RL}. Durante esta etapa, as tensões nos capacitores ressonantes $v_{CR1}(t)$ e $v_{CR2}(t)$ permanecem constantes e iguais a V_{Cl_1} e V_o,

respectivamente.

Etapa 2. (t₁, t₂): No instante t₁, habilita-se a chave auxiliar S_A em ZCS. A corrente $i_{LR}(t)$ cresce devido a ressonância envolvendo o capacitor C_{R1} e o indutor L_R . A tensão $v_{CR1}(t)$ evolui de forma ressonante até atingir V_i. Neste momento, o diodo D_{A2} entra em condução e esta etapa é

concluída. A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR1}(t)$ são descritas pelas seguintes expressões:

$$_{L_{R}}(t) = -\frac{\left(V_{Cl_{1}} - V_{o}\right)}{Z_{1}} \operatorname{sen}(\omega_{1}t)$$
(1)

$$v_{C_{R1}}(t) = \left(V_{C1_1} - V_o\right)\cos(\omega_1 t) + V_o \tag{2}$$

$$Z_1 = \sqrt{\frac{L_R}{C_{R1}}} \qquad e \qquad \omega_1 = \frac{1}{\sqrt{L}}$$

i

onde:

O intervalo de tempo desta etapa ressonante é definido por

$$\Delta_{t_2} = \frac{1}{\omega_1} \cos^{-1} \left(\frac{V_i - V_o}{V_{c_1} - V_o} \right)$$
(3)

 C_{R1}

Etapa 3. (t₂, t₃): Durante esta etapa a corrente $i_{LR}(t)$ cresce linearmente até atingir a corrente de entrada I_{in} , quando o diodo de saída é bloqueado sob condições ZVS e ZCS. A corrente no indutor ressonante $i_{LR}(t)$ é dada por

$$i_{L_{R}}(t) = \frac{\left(V_{o} - V_{i}\right)}{L_{R}}t + I_{L_{2}}$$
(4)

onde I_{t_2} é $i_{LR}(t)$ em $t = t_2$. A duração desta etapa é descrita pela seguinte expressão:

$$\Delta_{t_3} = \left(\frac{I_{in} - I_{L_2}}{V_o - V_i}\right) L_R$$
(5)

)

Etapa 4. (t₃, t₄): Após o bloqueio do diodo de saída, temse início uma nova etapa ressonante, desta vez envolvendo o capacitor C_{R2} e o indutor L_R . O capacitor C_{R2} transfere energia para o indutor L_R , fazendo com que a corrente $i_{LR}(t)$ continue a crescer. Quando a tensão $v_{CR2}(t)$ for igual a zero, o diodo D_S é diretamente polarizado e esta etapa é concluída. A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR2}(t)$ são descritas por:

$$i_{L_{R}}(t) = \frac{(V_o - V_i)}{Z_2} \operatorname{sen}(\omega_2 t) + I_{in}$$
(6)

$$V_{C_{R2}}(t) = (V_o - V_i) \cos(\omega_2 t) + V_i$$
(7)

onde:

A duração deste estágio é definida por

$$\Delta_{i_4} = \frac{1}{\omega_2} \cos^{-1} \left(\frac{-V_i}{V_o - V_i} \right)$$
(8)

Etapa 5. (t₄, t₅): A corrente $i_{LR}(t)$ começa a decrescer linearmente. Durante a condução do diodo D_S, a chave S deve ser habilitada para garantir a sua entrada em condução em ZCS e ZVS, simultaneamente. Quando a corrente $i_{LR}(t)$ for igual a corrente de entrada, o diodo D_S é bloqueado. A corrente no indutor ressonante $i_{LR}(t)$ é descrita por:

 $Z_2 = \sqrt{\frac{L_R}{C_{P2}}} \qquad e \qquad \omega_2 = \frac{1}{\sqrt{L_R C_{R2}}}$

$$i_{L_R}(t) = -\frac{V_i}{L_R}t + I_{L_4}$$
(9)

onde I_{L_4} é $i_{LR}(t)$ quando $t = t_4$. A duração desta etapa é:

$$\Delta_{i_5} = \left(\frac{I_{L_4} - I_{in}}{V_i}\right) L_R \tag{10}$$

Etapa 6. (t₅, t₆): No instante t₅, a chave S entra em condução passando a assumir a corrente de entrada. Quando a corrente $i_{LR}(t)$ for igual a zero, esta etapa é concluída. A corrente no indutor ressonante $i_{LR}(t)$ é descrita por

$$i_{L_R}(t) = -\frac{V_i}{L_R}t + I_{in}$$
 (11)

A duração deste estágio é definida por

$$\Delta_{t_6} = \frac{I_{in}}{V_i} L_R \tag{12}$$

Etapa 7. (t₆, t₇): No instante t₆, inicia-se uma nova ressonância envolvendo $C_{R1} e L_R$, desta vez através do diodo $D_{A1} e$ da chave S, fazendo com que a polaridade da tensão $v_{CR1}(t)$ seja invertida. Nesta etapa, a chave S_A deve ser bloqueada em ZCS e ZVS. Ao final desta etapa a corrente $i_{LR}(t)$ é nula, ocorrendo o bloqueio de D_{A1} . A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR1}(t)$ são representadas por:

$$i_{L_R}(t) = -\frac{V_i}{Z_1} \operatorname{sen}(\omega_1 t)$$
(13)

$$v_{C_{R1}}(t) = V_i \cos(\omega_1 t) \tag{14}$$

O intervalo de tempo desta etapa é definido por

$$\Delta_{t_7} = \frac{\pi}{\omega_1} \tag{15}$$

Etapa 8. (t_7, t_8) : Durante esta etapa, a chave S permanece conduzindo a corrente de entrada. Este intervalo é o responsável pelo controle de transferência de potência.

Etapa 9. (t₈, t₉): Em t₈, a chave auxiliar S_A é novamente habilitada em ZCS. A corrente $i_{LR}(t)$ cresce devido a ressonância entre o indutor L_R e o capacitor C_{R1} , passando a assumir a corrente de entrada do conversor. Quando a corrente no indutor L_R for igual a corrente de entrada, o diodo D_S entra em condução. A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR1}(t)$ são representadas por:

$$i_{L_{R}}(t) = \frac{V_{i}}{Z_{1}} \operatorname{sen}(\omega_{1}t)$$
(16)

$$v_{C_{RI}}(t) = -V_i \cos(\omega_I t) \tag{17}$$

O intervalo de tempo desta etapa é igual a

$$\Delta_{t_9} = \frac{1}{\omega_1} \operatorname{sen}^{-1} \left(\frac{Z_1 I_m}{V_i} \right)$$
(18)

Etapa 10. (t₉, t₁₀): Durante esta etapa, a diferença entre a corrente de entrada e a corrente $i_{LR}(t)$ flui pelo diodo D_S . A chave S deve ser desabilitada durante a condução de D_S , para garantir seu bloqueio em ZCS e ZVS. Quando a corrente no indutor L_R for novamente igual à corrente de entrada, o diodo D_S é bloqueado. A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR1}(t)$ são representadas por:

$$i_{L_R}(t) = -\frac{V_{C_{1_9}}}{Z_1} \operatorname{sen}(\omega_1 t) + I_{in} \cos(\omega_1 t)$$
(19)

$$v_{C_{R1}}(t) = V_{C19} \cos(\omega_1 t) + Z_1 I_{in} \sin(\omega_1 t)$$
 (20)

onde V_{Cl_0} é $v_{CR1}(t)$ quando $t = t_9$. A duração desta etapa é:

$$\Delta_{t_{10}} = \frac{1}{\omega_1} \cos^{-1} \left(2 \left(\frac{Z_1 I_{in}}{V_i} \right)^2 - 1 \right)$$
(21)

Etapa 11. (\mathbf{t}_{10} , \mathbf{t}_{11}): A partir do instante \mathbf{t}_{10} , a tensão $v_{CR2}(t)$ começa a crescer devido a ressonância envolvendo os capacitores C_{R1} e C_{R2} e o indutor L_R . Esta etapa é concluída quando a tensão $v_{CR1}(t)$ for igual a tensão da fonte de entrada V_i , polarizando diretamente o diodo D_{A2} . A corrente no indutor ressonante $i_{LR}(t)$ e as tensões nos capacitores ressonantes $v_{CR1}(t)$ c $v_{CR2}(t)$ são representadas por:

$$i_{L_{R}}(t) = \frac{-V_{C_{1_{10}}}}{Z_{e}} \operatorname{sen}(\omega_{e}t) + \frac{C_{e}}{C_{R_{1}}} I_{in} \cos(\omega_{e}t) + \frac{C_{e}}{C_{R_{2}}} I_{in}$$
(22)

$$v_{C_{R1}}(t) = \frac{C_e}{C_{R1}} \left[V_{C110} \cos(\omega_e t) + \frac{I_{in}}{C_{R1}\omega_e} \sin(\omega_e t) \right] + V_1$$
 (23)

$$v_{C_{R2}}(t) = \frac{-C_e}{C_{R2}} \left[V_{C110} \cos(\omega_e t) + \frac{I_{in}}{C_{R1}\omega_e} \sin(\omega_e t) \right] + V_1 \qquad (24)$$

onde $V_{Cl_{10}}$ é $v_{CR1}(t)$ quando $t = t_{10}$,

$$C_{e} = \frac{C_{R1}C_{R2}}{C_{R1} + C_{R2}}, \qquad Z_{e} = \sqrt{\frac{L_{R}}{C_{e}}},$$
$$\omega_{e} = \frac{1}{\sqrt{L_{R}C_{e}}} \qquad e \qquad V_{1} = \frac{C_{R1}V_{C110} + I_{in}t}{C_{R1} + C_{R2}}$$

O intervalo de tempo desta etapa é igual a

$$\Delta_{t_{11}} = \frac{C_{R2}V_{C2_{11}} + C_{R1}(V_i - V_{C1_{10}})}{I_{in}}$$
(25)

onde $V_{C2_{11}}$ é $v_{CR2}(t)$ quando $t = t_{11}$.

Etapa 12. (t₁₁, t₁₂): A tensão $v_{CR2}(t)$ continua a crescer devido a ressonância envolvendo o capacitor C_{R2} e o indutor L_R . Quando a corrente $i_{LR}(t)$ inverter seu sentido, o diodo D_{A2} é bloqueado e o diodo D_{A1} passa a assumir a corrente $i_{LR}(t)$. A corrente no indutor ressonante $i_{LR}(t)$ e a tensão no capacitor ressonante $v_{CR2}(t)$ são representadas por:

$$i_{L_{R}}(t) = \frac{\left(V_{C2_{11}} - V_{i}\right)}{Z_{2}} \operatorname{sen}(\omega_{2}t) - \left(I_{in} - I_{L_{11}}\right) \operatorname{cos}(\omega_{2}t) + I_{in}$$
(26)
$$v_{C_{R2}}(t) = \left(V_{C2_{11}} - V_{i}\right) \operatorname{cos}(\omega_{2}t) + Z_{2}\left(I_{in} - I_{L_{11}}\right) \operatorname{sen}(\omega_{2}t) + V_{i}$$
(27)

onde $I_{L_{11}}$ é $i_{LR}(t)$ quando $t = t_{11}$. A duração desta etapa é:

$$\Delta_{t_{12}} = \frac{2}{\omega_2} t g^{-1} \left[\alpha_1 - \sqrt{\alpha_1^2 + \frac{I_{L_{11}}}{I_{L_{11}} - 2I_{in}}} \right]$$
(28)
$$V_{C2_{11}} - V_i$$

onde:

$$\alpha_1 = \frac{V_{C2_{11}} - V_i}{Z_2 (I_{L_{11}} - 2I_{in})}$$

(**t**₁₂, **t**₁₃): A partir do instante t₁₂, a tensão $v_{CR1}(t)$ começa a decrescer devido a ressonância envolvendo os capacitores $C_{R1} \in C_{R2}$ e o indutor L_R . Durante esta etapa, a chave S_a deve ser desabilitada em ZCS e ZVS. Quando a corrente $i_{LR}(t)$ for novamente igual a zero, o diodo D_{A1} é bloqueado finalizando esta etapa. A corrente no indutor ressonante $i_{LR}(t)$ e as tensões nos capacitores ressonantes $v_{CR1}(t) \in v_{CR2}(t)$

são representadas por:

$$i_{L_{R}}(t) = \frac{\left(V_{C2_{12}} - V_{i}\right)}{Z_{e}} \operatorname{sen}(\omega_{e}t) + \frac{C_{e}}{C_{R2}} I_{in}(1 - \cos(\omega_{e}t))$$
(29)

$$v_{C_{R1}}(t) = \frac{C_{e}}{C_{R1}} \left[\left(V_{i} - V_{C_{2_{12}}} \right) \cos(\omega_{e}t) - \frac{I_{in}}{C_{R2}\omega_{e}} \sin(\omega_{e}t) \right] + V_{2} \quad (30)$$

$$v_{C_{R2}}(t) = \frac{-C_{e}}{C_{R2}} \left[\left(V_{i} - V_{C_{2_{12}}} \right) \cos(\omega_{e}t) - \frac{I_{in}}{C_{R2}\omega_{e}} \sin(\omega_{e}t) \right] + V_{2} \quad (31)$$



Fig. 2. Etapas de operação.

onde:

onde:

$$V_2 = \frac{C_{R1}V_i + C_{R2}V_{C212} + I_{in}t}{C_{R1} + C_{R2}}$$
e $V_{C2_{12}}$ é $v_{CR2}(t)$ quando $t = t_{12}$. A duração desta etapa é:

$$\Delta_{i_{13}} = \frac{C_{R2} \left(V_{C2_{13}} - V_{C2_{12}} \right) + C_{R1} \left(V_{C1_1} - V_i \right)}{I_{i_n}}$$
(32)

onde $V_{C2_{12}}$ é $v_{CR2}(t)$ quando $t = t_{13}$.

Etapa 14. (t_{13}, t_{14}) : O capacitor C_{R2} carrega-se linearmente até que sua tensão seja Vo (tensão de saída). Neste momento, o diodo de saída é diretamente polarizado passando a assumir a corrente de entrada, completando assim um ciclo de operação do conversor. A tensão no capacitor ressonante $v_{CR2}(t)$ é descrita por:

$$v_{C_{R2}}(t) = V_{C2_{13}} + \frac{I_{in}}{C_{R2}}t$$
(33)

O intervalo de tempo desta etapa é igual a

$$\Lambda_{i_{14}} = \left(\frac{V_o - V_{C^2_{13}}}{I_{in}}\right) C_{R2}$$
(34)

Na Figura 3 estão representadas as formas de onda teóricas do funcionamento do conversor boost ZCZVT PWM.



C. Condições para Comutação Suave

Para que a chave principal S entre em condução em ZVS e em ZCS simultaneamente, é necessário que o diodo D_S entre em condução (etapa 5). Para isso, a seguinte inequação deve ser satisfeita:

$$V_o \ge 2V_i \tag{35}$$

Para que a chave principal S bloqueie em ZVS e em ZCS simultaneamente, é necessário que o diodo Ds entre novamente em condução (etapa 9). Para isso, a seguinte inequação deve ser satisfeita:

$$C_{RI} \ge L_R \left(\frac{I_{in\max}}{V_i}\right)^2 \tag{36}$$

onde $I_{in max}$ é o máximo valor de corrente no indutor de filtro de entrada.

Para que a chave auxiliar S_A bloqueie em ZVS e em ZCS simultaneamente, é necessário que o diodo D_{A1} entre em condução (etapa 13). Devido à complexidade das equações envolvidas, não obteve-se uma equação fechada para esta restrição. Através de simulações com o *software MathWorks Matlab*[®] foi obtido o ábaco da figura 4, que relaciona os parâmetros k_{c1} , k_{c2} e k_{v} . Estes parâmetros são definidos nas expressões (37), (38) e (39).

k

$$C_{R2} = k_{c2}C_{R1}$$
(37)
V_c (38)

$$k_{v} = \frac{V_{o}}{V_{i}}$$

$$_{c1} = \frac{C_{R1}}{L_R} \left(\frac{V_i}{I_{in\,\text{max}}} \right)^2 \tag{39}$$



Fig. 4. Ábaco para determinação do fator kc2.

III. RESULTADOS DE SIMULAÇÃO E EXPERIMENTAIS

Para demonstrar o princípio de funcionamento da célula de comutação proposta, um conversor boost ZCZVT PWM operando a 40 kHz com uma potência de saída de 1 kW, foi simulado no software Microsim PSpice[®], utilizando-se componentes ideais. Este conversor foi também implementado, sendo que o estágio de potência do protótipo é mostrado na figura 5. Os componentes utilizados bem como os valores de seus parâmetros, estão relacionados na tabela 1. chaves comandadas foram implementadas As com semicondutores do tipo IGBT da série UFS (UltraFast Switches) da Harris Semiconductors, os quais apresentam no mesmo encapsulamento um diodo hiper rápido em antiparalelo. O diodo de saída e o diodo auxiliar DA2 foram implementados com diodos hiper rápidos, também da Harris Semiconductor.



Fig. 5. Circuito do estágio de potência implementado.

TABELA I - COMPONENTES E PARÂMETROS UTILIZADOS NA Simulação e no Protótipo

Componente	Parâmetro
L (filtro de entrada)	1 mH, 50 espiras - ferrite E-65/26
L _R	5 µH, 7 espiras - ferrite E-42/15
C _{R1} c C _{R2}	33 nF, capacitor de polipropileno
C _f (filtro de saída)	330 µF, capacitor eletrolítico
S e D _S	HGTP7N60C3D (600 V, 7 A)
S _A e D _{A1}	HGTP3N60C3D (600 V, 3 A)
D _{RL} e D _{A2}	RHRP870 (700 V, 8 A)
V _i (tensão de entrada)	155 V
V _o (tensão de saída)	340 V
Razão cíclica	0,48
f _C (freqüência de chaveamento)	40 kHz

A figura 6 mostra as formas de onda obtidas na simulação e na implementação prática, as quais confirmam a análise realizada. Através da figura 6.a, verifica-se que as comutações da chave principal S ocorrem verdadeiramente sem perdas, ou seja, simultaneamente sob ZCS e ZVS. A máxima tensão presente na chave principal é limitada a tensão de saída do conversor. Verifica-se que durante a 7ª etapa de operação, a corrente ressonante circula pela chave principal incrementando as perdas em condução nesta chave. Isto ocorre de forma semelhante em [1,2,3,8].

A figura 6.b mostra que a chave auxiliar S_A é acionada duas vezes por período, sendo habilitada em ZCS e bloqueada em ZCS e ZVS simultaneamente. Devido ao fato do indutor ressonante L_R limitar o di/dt sobre o diodo de saída, os efeitos da recuperação reversa deste diodo são minimizados.

Através da figura 6.c, pode ser visto que a máxima tensão sob o diodo de saída é igual a tensão de saída do conversor. Verifica-se também que este dispositivo entra em condução em ZVS e é bloqueado em ZCS e ZVS simultaneamente.

Os resultados experimentais mostraram que este conversor opera com formas de onda praticamente isentas de oscilações parasitas e com di/dt e dv/dt controlados, reduzindo desta forma a emissão de interferência eletromagnética. No protótipo implementado não foi necessário o uso de circuitos grampeadores de tensão.

Na figura 7 é mostrado o rendimento obtido para o conversor boost ZCZVT PWM em função da potência de saída. A plena carga (1 kW), obteve-se um rendimento de 97,9%.

IV. CONCLUSÕES

Neste trabalho foi apresentada uma célula de comutação ZCZVT sendo que para verificar sua viabilidade, a mesma foi aplicada em um conversor boost PWM. O princípio de operação e o processo de comutação foram descritos e verificados por simulação e experimentalmente, através da montagem de um protótipo operando a 40 kHz, com uma tensão de entrada de 155 V e com potência de saída de 1 kW. O rendimento obtido à plena carga foi de 97,9%.

Conforme mostrado na análise teórica e nos resultados experimentais, as principais características obtidas foram:



- A célula de comutação ZCZVT PWM é localizada fora do caminho principal do fluxo de potência do conversor, e, desta forma, não há esforços adicionais de tensão sob os dispositivos semicondutores principais. Além disso, esta célula é acionada apenas durante as transições de chaveamento;
- As comutações de todos os dispositivos semicondutores ocorrem de forma suave. A chave principal comuta simultaneamente em ZCS e ZVS, tanto na entrada em condução quanto no bloqueio. Esta característica única, torna-a adequada tanto para ser implementada com dispositivos do tipo portadores majoritários quanto com dispositivos do tipo portadores minoritários. A chave auxiliar entra em condução em ZCS e é bloqueada simultaneamente em ZCS e ZVS. O diodo de saída entra em condução em ZVS e é bloqueada em ZCS e em ZVS, sendo sua recuperação reversa minimizada;
- Levando em conta os resultados experimentais, o conversor opera praticamente isento de oscilações parasitas e com baixas di/dt e dv/dt nos dispositivos, o que pode reduzir a emissão de interferência eletromagnética;
- Em virtude das chaves principal e auxiliar não estarem na mesma referência, os sinais de comando destas chaves devem ser isolados;
- Os conversores são regulados pela técnica PWM operando em freqüência constante.

Entre muitas outras técnicas de comutação suave presentes na literatura, principalmente técnicas ZCS, a célula de comutação ZCZVT proposta é mais atrativa, e pode ser implementada em qualquer membro da família PWM.

REFERÊNCIAS

- K. Wang, G. Hua and F. C. Lee, "Analysis, Design and Experimental Results of ZCS-PWM Boost Converters", *IEEJ IPEC Records*, pp. 1197-1202, 1995.
- [2] G. Ivensky, D. Sidi and S. Ben-Yaakov, "A Soft Switcher Optimized for IGBT's in PWM Topologies", *Proceedings IEEE Applied Power Electronics Conf.*, pp. 900-906, 1995.
- [3] R. Rangan, D. Y. Chen, J. Yang and J. Lee, "Application of Insulated Gate Bipolar Transistor to Zero-Current Switching Converters", *IEEE Trans. on Power Electronics*, vol. 4, no. 1, pp. 2-7, January/1989.
- [4] I. Barbi, J. C. Bolacell, D. C. Martins and F. B. Libano, "Buck Quasi-Resonant Converter Operating at Constant Frequency: Analysis, Design and Experimentation", *IEEE Power Electronics Specialists Conf. Rec.*, pp. 873-880, 1989.
- [5] C. A. Canesin, C. M. C. Duarte and I. Barbi, "A New Family of Pulse-Width-Modulated Zero-Current-Switching DC/DC Converters", *IEEJ IPEC Records*, pp. 1379-1384, 1995.
- [6] L. C. de Freitas and P. R. C. Gomes, "A High-Power High-Frequency ZCS-ZVS-PWM Buck Converter Using a Feedback Resonant Circuit", *IEEE Power Electronics*

Specialists Conf. Rec., pp. 330-336, 1993.

- [7] R. C. Fuentes and H. L. Hey, "An Improved ZCS-PWM Commutation Cell for IGBT's Applications". *IEEE Applied Power Electronics Conf.*, pp. 805-810, 1997.
- [8] G. Hua, E. X. Yang, Y. Jiang and F. C. Lee, "Novel Zero-Current-Transition PWM Converters", *IEEE Power Electronics Specialists Conf. Rec.*, pp. 538-544, 1993.
- [9] G. Hua and F. C. Lee, "Soft-Switching Techniques in PWM Converters", *IEEE International Conference on Industrial Electronics, Control and Instrumentation*, pp. 637-643, 1993.
- [10] A. Elasser and D. A. Torrey, "Soft Switching Active Snubbers for DC/DC Converters", IEEE Trans. on Power Electronics, vol. 11, no. 5, pp. 710-722, September/1996.
- [11] Y. Jiang, G. Hua, E. X. Yang, and F. C. Lee, "Soft-Switching of IGBT's with the Help of Mosfet's in Bridge-Type Converters", *IEEE Power Electronics Specialists Conf. Rec.*, pp. 151-157, 1993.
- [12] K. Chen and T. A. Stuart, "A Study of IGBT Turn-off Behavior and Switching Losses for Zero-Voltage and Zero-Current Switching", Proceedings IEEE Applied Power Electronics Conf., pp. 411-418, 1992.
- [13] G. Hua, C. S. Leu, Y. Jiang and F. C. Y. Lee, "Novel Zero-Voltage-Transition PWM Converters", *IEEE Trans.* on *Power Electronics*, vol. 9, no. 2, pp. 213-219, March/1994.
- [14] K. M. Smith and K. M. Smedley, "A Comparison of Voltage Mode Soft Switching Methods for PWM Converters", *Proceedings IEEE Applied Power Electronics Conf.*, pp. 291-298, 1996.
- [15] J. Qian, A. Khan and I. Batarseh, "Turn-off Switching Loss Model and Analysis of IGBT under Different Switching Operation Modes", *IEEEInternational Conference on Industrial Electronics, Control and Instrumentation*, pp. 240-245, 1995.
- [16] K. Wang, F. C. Lee, G. Hua and D. Borojevic, "A Comparative Study of Switching Losses of IGBT's under Hard-Switching, Zero-Voltage-Switching and Zero-Current-Switching", IEEE Power Electronics Specialists Conf. Rec., pp. 1196-1204, 1994.
- [17] R. L. Steigerwald, "A Review of Soft-Switching Techniques in High Performance DC Power Supplies", *IEEEInternational Conference on Industrial Electronics, Control and Instrumentation*, pp. 1-7, 1995.
- [18] C.M.O Stein, "Concepção, Análise e Projeto de Conversores CC-CC PWM com Comutações em Zero de Corrente e Zero de Tensão, Simultaneamente", *Dissertação de Mestrado*. Universidade Federal de Santa Maria, 1997.
- [19] R. C. Fuentes and H. L. Hey, "A Comparative Analysis of the Behavior and of the Switching Losses for a Group of ZCS-PWM Converters Using IGBT's". *IEEE Power Electronics Specialists Conf. Rec.*, pp. 972-977, 1997.

DADOS BIOGRÁFICOS

Hélio Leães Hey, nasceu em Santa Maria - Rio Grande do Sul, em 29 de Julho de 1961. Formou-se em Eng. Elétrica pela Univ. Católica de Pelotas, Pelotas - RS, em 1985. Obteve os títulos de Mestre e Doutor em Eng. Elétrica pela Univ. Federal de Santa Catarina, Florianópolis - SC em 1987 e 1991, respectivamente. Entre 1989 e 1993, atuou como professor na Univ. Federal de Uberlândia, Uberlândia - MG. Desde 1994, pertence ao Depto. de Eletrônica e Computação da Univ. Federal de Santa Maria, Santa Maria - RS, onde é professor titular e atualmente é o coordenador do Programa de Pós-Graduação em Engenharia Elétrica. Sua área de interesse compreende análise, projeto, controle e aplicações de conversores estáticos de alto desempenho, fontes de alimentação chaveadas e conversores estáticos para correção de fator de potência. É membro da SOBRAEP, SBA e IEEE.

Carlos Marcelo de Oliveira Stein, nasceu em Santiago – RS em 18 de Julho de 1970. Formou-se em Engenharia Elétrica e obteve o título de mestre em Engenharia Elétrica pela Universidade Federal de Santa Maria, Santa Maria – RS em 1995 e 1997, respectivamente. Sua área de interesse compreende conversores estáticos de comutação suave. É membro da SOBRAEP e IEEE.